WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1983003934) GLITCH ELIMINATING DATA SELECTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1983/003934    International Application No.:    PCT/US1983/000274
Publication Date: 10.11.1983 International Filing Date: 01.03.1983
IPC:
H03K 5/151 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 E. Algonquin Road, Schaumburg, IL 60196 (US)
Inventors: NEELY, Eric, D.; (US)
Agent: GILLMAN, James, W. @; Motorola, Inc., Patent Department - Suite 200F, 4350 E. Camelback Road, Pheonix, AZ 85018 (US)
Priority Data:
370,711 22.04.1982 US
Title (EN) GLITCH ELIMINATING DATA SELECTOR
(FR) SELECTEUR DE DONNEES ELIMINANT LA DEFORMATION DES SIGNAUX
Abstract: front page image
(EN)A data selection circuit selectively generates first and second complementary signals (68, 70) in response to an input signal (2) so as to enable specific data paths and disable others. The circuit includes a non-inverting portion which generates an output signal (70) having the same sense as the input signal, and an inverting portion which inverts the input signal. Since the non-inverting portion has an extra inverting stage within it, a diode (18) is coupled between the inverting portion and the true output for steering base drive away from the inverting portion when the input signal makes a low to high transition. In this manner, the inventing ouput is prevented from going low until the non-inverting goes high.
(FR)Un circuit de sélection de données produit de manière sélective un premier et un deuxième signaux complémentaires (68, 70) en réponse à un signal d'entrée (2) pour valider des chemins de données spécifiques et en invalider d'autres. Le circuit comprend une partie non-inverseuse qui produit un signal de sortie (70) ayant le même sens que le signal d'entrée, et une partie inverseuse qui invertit le signal d'entrée. Etant donné que la partie non-inverseuse possède un étage inverseur supplémentaire, une iode (18) est couplée entre la partie inverseuse et la sortie réelle pour éloigner de la partie inverseuse l'attaque de la base lorsque le signal d'entrée fait une transition basse à haute. De cette façon, on empêche la sortie inverseuse de devenir "basse" jusqu'à ce que la sortie non inverseuse ne devient "haute".
Designated States: JP.
European Patent Office (DE, FR, GB, NL).
Publication Language: English (EN)
Filing Language: English (EN)