WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1983002847) SEMICONDUCTOR MEMORY UTILIZING REDUNDANT CIRCUITRY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1983/002847    International Application No.:    PCT/US1982/001826
Publication Date: 18.08.1983 International Filing Date: 28.12.1982
IPC:
G11C 29/00 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; 901 Thompson Place, P.O. Box 453, Sunnyvale, CA 94086 (US)
Inventors: YOUNG, Elvan, S.; (US)
Agent: AKA, Gary, T.; 901 Thompson Place, P.O. Box 453, Sunnyvale, CA 94086 (US)
Priority Data:
345,986 05.02.1982 US
Title (EN) SEMICONDUCTOR MEMORY UTILIZING REDUNDANT CIRCUITRY
(FR) MEMOIRE A SEMICONDUCTEURS UTILISANT DES CIRCUIT REDONDANTS
Abstract: front page image
(EN)A redundant semiconductor memory device to compensate for any faulty column of bit cells in a byte-wide semiconductor memory array. The device (10) is arranged in columns of bit cells (14) addressable in bit segments (12) with a plurality of separate, redundant, columns of bit cells, each separate column being capable of electronic placement at any column position within any bit segment of the memory. Specifically, multiplexing devices (40) are provided at the output buffers (16) of a memory for multiplexing conventional bit segment with spare columns of bit cells (28 and 30), wherein the spare columns are only activated, that is, selected, when a particular column in the conventional bit segment has been identified to be defective.
(FR)Dispositif de mémoire redondante à semiconducteurs permettant de corriger toute colonne défectueuse de cellules binaires dans un réseau de mémoire à semiconducteurs à agencement par bytes. Le dispositif (10) est arrangé en colonnes de cellules binaires (14) adressables par segments de bit (12) avec une pluralité de colonnes séparées et redondantes de cellules binaires, chaque colonne séparée pouvant être placée électroniquement dans toute position de colonne à l'intérieur d'un segment de bit quelconque de la mémoire. D'une manière spécifique, des dispositifs de multiplexage (40) sont prévus sur les tampons de sortie (16) d'une mémoire pour le multiplexage de segments binaires conventionnels avec les colonnes de remplacement de cellules binaires (28 et 30), les colonnes de remplacment étant activées, c'est-à-dire sélectionnées, uniquement lorsqu'une colonne particulière du segment de bit conventionnel a été identifiée comme défectueuse..
Designated States: JP.
European Patent Office (AT, BE, CH, DE, FR, GB, LU, NL, SE).
Publication Language: English (EN)
Filing Language: English (EN)