WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1982003945) PROCESS FOR MANUFACTURING CMOS SEMICONDUCTOR DEVICES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1982/003945    International Application No.:    PCT/US1982/000547
Publication Date: 11.11.1982 International Filing Date: 26.04.1982
IPC:
H01L 21/033 (2006.01), H01L 21/265 (2006.01), H01L 21/266 (2006.01), H01L 21/8238 (2006.01), H01L 27/06 (2006.01)
Applicants: NCR CORPORATION [US/US]; World Headquarters, Dayton, OH 45479 (US)
Inventors: ROMANO-MORAN, Roberto; (US).
BROWER, Ronald, Wayne; (US)
Agent: DALTON, Philip, A., Jr. @; Patent Division, NCR Corporation, World Headquarters, Dayton, OH 45479 (US)
Priority Data:
258,189 27.04.1981 US
Title (EN) PROCESS FOR MANUFACTURING CMOS SEMICONDUCTOR DEVICES
(FR) PROCEDE DE FABRICATION DE DISPOSITIFS SEMICONDUCTEURS CMOS
Abstract: front page image
(EN)In a process for fabricating CMOS devices having polysilicon gate electrodes on a semiconductor substrate (10), a gate oxide layer (16) is provided on the substrate, and doped polysilicon gate electrodes (22) are defined on the gate oxide layer (16) which is then removed from the source and drain regions. A protective layer (32) of silicon dioxide is then applied over the source and drain regions and over the sidewalls (28) of the gate electrodes (22). A first silicon nitride mask (34) is formed leaving exposed a first region (18) which is then subjected to a boron implant to form the sources and drains of the p-channel devices. A second silicon nitride mask (42) is formed over the substrate (10), and a second region (20) of the substrate is then subject of an arsenic implant to form the sources and drains of the n-channel devices. The remaining silicon nitride is removed using a phosphoric acid etchant, the substrate surface being protected during the etching by the silicon oxide protective layer (32).
(FR)Dans un procede de fabrication de dispositifs CMOS ayant des electrodes de portes en polysilicium sur un substrat semiconducteur (10), une couche d'oxyde de porte (16) est deposee sur le substrat. et des electrodes de porte en polysilicium dopees (22) sont definies sur la couche d'oxyde de porte (16) qui est ensuite enlevee de la source et des regions de drainage. Une couche protectrice (32) de dioxyde de silicium est alors appliquee sur la source et les regions de drainage et sur les parois laterales (28) des electrodes de porte (22). Un premier masque de nitrure de silicium (34) est forme laissant une premiere region (18) exposee, laquelle est alors soumise a une implantation de bore pour former les sources et les drains des dispositifs a canaux p. Un second masque de nitrure de silicium (42) est forme sur le substrat (10), et une seconde region (20) du substrat est ensuite soumise a une implantation d'arsenic pour former les sources et les drains des dispositifs a canaux n. Le nitrure de silicium restant est enleve en utilisant un agent d'attaque chimique d'acide phosphorique, la surface du substrat etant protegee pendant l'attaque chimique par la couche protectrice d'oxyde de silicium (32).
Designated States: JP.
European Patent Office (DE, GB, NL).
Publication Language: English (EN)
Filing Language: English (EN)