WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1982000370) NUMERICAL CONTROL UNIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1982/000370    International Application No.:    PCT/JP1981/000164
Publication Date: 04.02.1982 International Filing Date: 16.07.1981
IPC:
G05B 19/414 (2006.01)
Applicants: FUJITSU FANUC LIMITED.
KURAKAKE, Mitsuo;
Inventors: KURAKAKE, Mitsuo;
Priority Data:
Title (EN) NUMERICAL CONTROL UNIT
(FR) UNITE DE COMMANDE NUMERIQUE
Abstract: front page image
(EN)In a numerical control unit which performs data processing with a processor, the processor (main processor) operates according to an execution program stored in a main memory, on data from either the main memory or a tape reader, and then applies the results of the operation to axis-control circuits. In this case, a minimum load of a main memory and buffer circuits (4a to 4c in Fig. 1), are connected to a main bus (2 in Fig. 1) in order to prevent an increase in the electrical load on the main processor. A peripheral bus (5a to 5c) is provided for each buffer circuit (4a to 4c), and each peripheral bus is connected to a piece of peripheral hardware and an axis-control circuit.
(FR)Dans une unite de commande numerique qui effectue un traitement de donnees avec un processeur, le processeur (processeur principal) travaille selon un programme d'execution stocke dans une memoire principale, sur des donnees soit dans la memoire principale soit d'un lecteur de bande, puis applique les resultats a des circuits a commande d'axes. Dans ce cas, une charge minimum d'une memoire principale et des circuits tampons (4a a 4c de la figure 1) sont connectes a un bus principal (2 de la figure 1) de maniere a empecher une augmentation de la charge electrique sur le processeur principal. Un bus peripherique (5a a 5c) est prevu pour chaque circuit tampon (4a a 4c), et chaque bus peripherique est connecte a une piece du materiel "hardware" peripherique et a un circuit de commande d'axe.
Designated States:
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)