WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1981002359) LOW-POWER BATTERY BACKUP CIRCUIT FOR SEMICONDUCTOR MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1981/002359    International Application No.:    PCT/US1981/000147
Publication Date: 20.08.1981 International Filing Date: 04.02.1981
IPC:
G11C 5/14 (2006.01)
Applicants:
Inventors:
Priority Data:
119293 06.02.1980 US
Title (EN) LOW-POWER BATTERY BACKUP CIRCUIT FOR SEMICONDUCTOR MEMORY
(FR) CIRCUIT DE SECOURS FONCTIONNANT SUR BATTERIE DE FAIBLE PUISSANCE POUR MEMOIRE A SEMI-CONDUCTEUR
Abstract: front page image
(EN)A battery backup circuit for an MOS memory which has a multiplexed pin ((Alpha)WE) that functions to provide backup power to a memory cell array (50) upon loss of primary power Vcc. A voltage comparator (10) detects when the primary power Vcc becomes less than the backup voltage on the (Alpha)WE terminal. Upon detection of loss of primary power the memory cell array (50) is powered by a connection to the (Alpha)WE terminal. A primary power status signal ((Alpha)POK) indicates the status of the primary power and is driven to a state indicating insufficient circuit voltage for normal operation when Vcc drops below an acceptable limit or when there is inadequate substrate bias. The circuit of the present invention further generates an inhibit signal to prevent the operation of peripheral circuits (70) to write data into the memory cell array (50) upon detection of a failure of primary power. The inhibit signal is generated when primary power is lost or when the substrate bias is inadequate. A low-power auxiliary pump generator (92) provides a sufficient substrate bias to maintain the data pattern in the memory cell array (50) during the backup mode.
(FR)Circuit de secours fonctionnant sur batterie pour une memoire (MOS) possedant une broche multiplexee ((Alpha)WE) servant a fournir une alimentation de reserve a un reseau de cellule de memoire (50) en cas de defaillance de l'alimentation principale (Vcc). Un comparateur de tension (10) detecte le moment ou le niveau de l'alimentation principale (Vcc) tombe au-dessous du niveau de la tension de secours au terminal ((Alpha)WE). En cas de detection d'une defaillance de l'alimentation principale le reseau de cellule de memoire (50) est alimente par une connexion au terminal ((Alpha)WE). Un signal d'etat de l'alimentation principale ((Alpha)POK) indique l'etat de l'alimentation principale et assume un etat indiquant une tension de circuit insuffisante a un fonctionnement normale lorsque (Wcc) tombe au-dessous d'une limite acceptable ou lorsque la polarisation du substrat est inadequate. Le circuit decrit produit en outre un signal d'interdiction servant a empecher, en cas de detection d'une defaillance de l'alimentation principale, toute ecriture de donnee dans le reseau de cellule de memoire (50) par les circuits peripheriques (70). Un generateur a pompe auxiliaire de faible puissance (92) fournit une polarisation du substrat suffisante pour maintenir la configuration de donnees dans le reseau de cellule de memoire (50) pendant le mode de secours.
Designated States:
Publication Language: English (EN)
Filing Language: English (EN)