WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1981002357) BACKUP POWER CIRCUIT FOR BIASING BIT LINES OF A STATIC SEMICONDUCTOR MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1981/002357    International Application No.:    PCT/US1981/000148
Publication Date: 20.08.1981 International Filing Date: 04.02.1981
IPC:
G06F 11/20 (2006.01), G11C 5/14 (2006.01), G11C 7/12 (2006.01)
Applicants:
Inventors:
Priority Data:
119538 07.02.1980 US
Title (EN) BACKUP POWER CIRCUIT FOR BIASING BIT LINES OF A STATIC SEMICONDUCTOR MEMORY
(FR) CIRCUIT D'ALIMENTATION DE RESERVE POUR POLARISER DES LIGNES DE BIT D'UNE MEMOIRE STATIQUE A SEMI-CONDUCTEURS
Abstract: front page image
(EN)A circuit for biasing the bit lines of a static semiconductor memory when each of the cells (150) within the memory is being powered by a backup power source due to failure of the primary power source. The bit lines (52) connected to the cells within the array (50) are connected to transistors (54) which bias the bit lines (52) to a high voltage upon detection of failure of the primary power for the computer. The bit lines (52) are maintained at a high voltage level to prevent discharge of a data storage node (156) through an access transistor (164) of a memory cell (150). Biasing of the bit lines (52) further prevents the integrated circuit substrate (150) from being driven excessively positive by capacitive coupling between the substrate (150) and the bit lines (52) when the primary power is restored to the circuit.
(FR)Un circuit est destine a polariser les lignes de bit d'une memoire statique a semiconducteurs lorsque chacune des cellules (150) dans la memoire est alimentee par une source de secours a cause d'une panne de la source d'alimentation principale. Les lignes debit (52) connectes aux cellules dans le reseau (50) sont connectees aux transistors (54) qui polarisent les lignes de bit (52) sur une haute tension lors de la detection de la panne de la source d'alimentation principale de l'ordinateur. Les lignes de bit (52) sont maintenues a un niveau de tension eleve pour empecher la decharge d'un noeud de stockage de donnees (156) par l'intermediaire d'un transistor d'acces (164) d'une cellule de memoire (150). La polarisation des lignes de bit (52) empeche aussi le substrat a circuits integres (150) d'etre entraine de maniere excessivement positive par un accouplement capacitif entre le substrat (150) et les lignes de bit (52) lorsque la source d'alimentation principale est retablie au circuit.
Designated States:
Publication Language: English (EN)
Filing Language: English (EN)