WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1981001208) DATA PROCESSOR HAVING COMMON MONITORING AND MEMORY LOADING AND CHECKING MEANS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1981/001208    International Application No.:    PCT/US1980/001376
Publication Date: 30.04.1981 International Filing Date: 14.10.1980
IPC:
G06F 11/267 (2006.01), G06F 11/30 (2006.01), G11C 29/32 (2006.01), G06F 11/273 (2006.01)
Applicants:
Inventors:
Priority Data:
85388 16.10.1979 US
Title (EN) DATA PROCESSOR HAVING COMMON MONITORING AND MEMORY LOADING AND CHECKING MEANS
(FR) PROCESSEUR DE DONNEES AYANT DES MOYENS COMMUNS DE CONTROLE ET DE CHARGE ET DE VERIFICATION DE MEMOIRE
Abstract: front page image
(EN)In order to make internal states within a digital data processor (10) more readily accessible, upon interruption of the normal operation thereof for monitoring purposes, the digital data processor is provided with variable mode multi-bit shift register storage devices (15) which store such states which are made accessible using controllable gates (G1) to form separately selectable serial strings which permit the states stored in a selected string to be serially shifted to a monitoring unit (20) for monitoring, diagnosing and/or correcting purposes and then returned, via the string, to their original locations in the storage devices. By also using the string connectable variable mode multi-bit shift register devices as input-output registers of one or more micro-code storing RAMS (random access memories M1-Mn) in the data processor, the internal micro-codes may similarly be monitored as well as changed by also using the strings to load the RAMS with new or changed micro-codes.
(FR)De maniere a rendre les etats internes dans un processeur de donnees digitales (10) plus facilement accessibles, lors de l'interruption de son fonctionnement normal a des fins de controle, le processeur de donnees digitales est pourvu de dispositifs de stockage de registre a decalage a multi-bits a mode variable (15) qui stockent ces etats qui sont rendus accessibles en utilisant des portes pouvant etre commandees (G1) pour former des suites serielles selectionnables separement qui permettent aux etats stockes dans une suite selectionnee d'etre decales seriellement vers une unite de controle (20) a des fins de controle, diagnostic et/ou correction puis retournes, via la suite ou chaine a leurs adresses d'origine dans les dispositifs de stockage. En utilisant egalement les dispositifs a registre de decalage a multi-bits a mode variable a connexion de chaine sous forme de registre d'entree-sortie d'une ou plusieurs RAMS de stockage microcode (memoires a acces selectif M1-Mn) dans le processeur de donnees, les micro-codes internes peuvent de meme etre controles et modifies en utilisant egalement les chaines pour charger les RAMS avec des micro-codes nouveaux ou modifies.
Designated States:
Publication Language: English (EN)
Filing Language: English (EN)