WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1981000641) ERROR CORRECTION SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1981/000641    International Application No.:    PCT/JP1980/000199
Publication Date: 05.03.1981 International Filing Date: 29.08.1980
IPC:
G06F 11/10 (2006.01), G11C 29/00 (2006.01)
Applicants:
Inventors:
Priority Data:
79/111152 31.08.1979 JP
Title (EN) ERROR CORRECTION SYSTEM
(FR) SYSTEME DE CORRECTION D"ERREURS
Abstract: front page image
(EN)Error correction system in which a (n + 1) bit error including software and hardware errors is shifted down in level to a n-bit error. The error correction system (12), which is disposed between a memory (11) and a CPU (13), comprises an alternate bit memory (121), an ECC (error correction code) logic circuit (122), a switching circuit (123), and a correction control circuit (124). The ECC logic circuit (122) is adapted to detect the occurrence of software and hardware errors. If a hardware error occurs in the memory (11), the defective memory cell located in the memory (11) is switched over to the alternate bit memory (12) by the switching circuit (123). Data to be stored in the alternate bit memory (121) is validated by the circuits (122), (123) and (124). The above arrangement allows a reduction in level with respect to a multi-bit error.
(FR)Dans un systeme de correction d"erreurs, une erreur de (n+1) bits comprenant des erreurs "logiciel" et "hardware" est ramenee au niveau d"une erreur de n-bits. Le systeme de correction d"erreurs (12) qui est dispose entre une memoire (11) et une unite centrale de traitement (13) (CPU), comprend une memoire de bits alternative (121), un circuit logique de codes de correction d"erreurs (ECC) (122), un circuit de commutation (123), et un circuit de commande de correction (124). Le circuit logique (ECC) (122) est conu pour detecter les erreurs logiciel et "hardware". Si une erreur "hardware" se produit dans la memoire (1), la cellule de memoire defectueuse situee dans la memoire (11) est commutee sur la memoire de bits alternative (12) par le circuit de commutation (123). Les donnees a memoriser dans la memoire de bits alternative (121) sont validees par les circuits (122, 123, 124). Le dispositif decrit ci-dessus permet une reduction du niveau par rapport a une erreur multibits.
Designated States:
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)