WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1981/000316    International Application No.:    PCT/US1979/000524
Publication Date: 05.02.1981 International Filing Date: 18.07.1979
G06F 7/72 (2006.01), H03M 13/15 (2006.01)
Priority Data:
US79/00524 18.07.1979 WO
Abstract: front page image
(EN)Errors are corrected in a cyclic encoded data stream, consisting of sequential groups of data bits and check bits, by means of a novel digital computer. The computer employs a stored program and is organized into three distinct substructures, each having an independent internal addressable memory and all capable of synchronous concurrent operation. An arithmetic unit substructure (6) including a data memory (60) implements finite field arithmetic operations upon received data. The arithmetic unit includes a Galois field manipulative subunit (62) for producing finite field products and sums over the field GF(25) from operands selected from three registers which derive data from the memory of the arithmetic unit, another register, or the result of a currently executed Galois field operation. The preferred embodiment is especially suitable for correcting data encoded in the Reed-Solomon (31, 15) code. An address generator (5) realizes address modification in the Galois field GF(27), whereby consecutive addresses in data memory (60) are characterized by a shift register sequence. The address generator (5) includes a counter memory array (52) and an equality test facility (54). Counter memory words of the address generator may selectably retain either the modified or non-modified address. A control unit substructure (4) includes a control memory for storage and execution of the instruction sequence, branching logic (44) for determining the transfer of control in response to logical functions of up to 16 logical variables, and select means and gating means for execution of instructions in all three substructures. Provision for data dependent arithmetic function selection, not employed for decoding the (31, 15) Reed-Solomon code, permits operation of the apparatus to yield solutions at high speed to simultaneous linear binary equations.
(FR)Des erreurs sont corrigees dans un courant de donnees codees cycliques, consistant en groupes sequentiels de bits de donnees et de bits de controle, au moyen d'un nouvel ordinateur numerique. L'ordinateur utilise un programme stocke et est organise en trois sous-structures distinctes, chacune d'elles ayant une memoire adressable interne independante et etant capable de fonctionnement concourant synchrone. Une sous-structure d'une unite arithmetique (6) comprenant une memoire de donnees (60) met en oeuvre des operations arithmetiques de champ fini sur des donnees recues. L'unite arithmetique comprend une sous-unite de manipulation a champ de Galois (62) qui donne des produits de champ fini et des sommes sur le champ GF(25) a partir d'operandes selectionnees a partir de trois registres qui derivent des donnees de la memoire de l'unite arithmetique, d'un autre registre, ou du resultat d'une operation de champ de G alois en cours d'execution. Le mode preferentiel de realisation est particulierement approprie a la correction de donnees codees dans le code Reed-Solomon (31, 15).Un generateur d'adresses (5) realise la modification de l'adresse dans le champ de Galois GF(27), de maniere telle que des adresses consecutives dans la memoire de donnees (60) soient caracterisees par une sequence de registres a decalage. Le generateur d'adresses (5) comprend un dispositif de memoire compteur (52) et une unite de tests d'egalite (54). Les mots de la memoire compteur du generateur d'adresses peuvent retenir selectivement soit l'adresse modifiee soit l'adresse non modifiee. Une sous-structure d'une unite de commande (4) comprend une memoire de commande de stockage et d'execution de la sequence d'instructions, une logique de branchement (44) pour determiner le transfert de commande en reponse a des fonctions logiques jusqu'a 16 variables logiques, et des moyens de selection et des moyens de portillonnage pour l'execution des instructions dans les trois sous-structure. La selection de fonctions arithmetiques dependant de donnees, non utilisees pour le decodage du code Reed-Solomon (31, 15), permet de faire fonctionner l'appareil pour qu'il donne des solutions a grande vitesse a des equations binaires lineaires simultanees.
Designated States:
Publication Language: English (EN)
Filing Language: English (EN)