WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1980002623) METHOD OF FABRICATING SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1980/002623    International Application No.:    PCT/JP1980/000107
Publication Date: 27.11.1980 International Filing Date: 17.05.1980
IPC:
H01L 21/033 (2006.01), H01L 21/22 (2006.01), H01L 21/3105 (2006.01), H01L 21/762 (2006.01)
Applicants:
Inventors:
Priority Data:
79/61232 18.05.1979 JP
Title (EN) METHOD OF FABRICATING SEMICONDUCTOR DEVICE
(FR) PROCEDE DE PREPARATION D"UN DISPOSITIF A SEMI-CONDUCTEUR
Abstract: front page image
(EN)In the fabrication of a semiconductor device including a semiconductive element such as a bipolar transistor, the conventionally-known technique comprises the steps of patterning on a silicon nitride layer (3) to form windows the dimensions of which are so determined as to correspond to the dimensions of the regions (6a, 6b) for bipolar transistors, isolating regions (5) and so on; and then forming at first the isolating regions (5) and sequently the regions (6a, 6b) by thermal diffusion of boron. In such a method so called self-alignment, boron react with the silicon nitride layer (3) and the reaction products deteriorate silicon dioxide layer (4). According to the present invention, in the patterning process on the silicon nitride layer a first mask (13") is formed which is of an endless stripe shape in a plan view, so that the interaction of boron and silicon nitride influences on the silicon dioxide layer, i.e., a second mask (12") remarkably less than in the conventional method so as to solve the problems of decreasing yields and reliability in the fabrication of semiconductor devices.
(FR)Lors de la preparation d"un dispositif a semi-conducteur comprenant un element semi-conducteur tel qu"un transistor bipolaire, la technique conventionnelle connue comprend les etapes de modelage sur une couche de nitrure de silicium (3) afin de former des fenetres dont les dimensions sont determinees afin de correspondre aux dimensions des regions (6a, 6b) pour des transistors bipolaires, des regions isolantes (5), etc.; puis de formation, en premier lieu, des regions isolantes (5) et, sequentiellement, des regions (6a, 6b) par diffusion thermique de bore. Dans une telle methode, dite a alignement automatique, le bore reagit avec la couche de nitrure de silicium (3) et les produits de reaction deteriorent la couche de dioxyde de silicium (4). Lors du modelage sur la couche de nitrure de silicium un premier masque (13") est forme lequel se presente sous la forme d"une bande sans fin vu en plan, afin que l"interaction du bore et du nitrure de silicium ait une influence sur la couche de dioxyde de silicium, soit un second masque (12") bien inferieur a celui utilise dans le procede conventionnel afin de resoudre les problemes de rendements decroissants et de fiabilite dans la fabrication de dispositifs a semi-conducteurs.
Designated States:
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)