WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1980002349) APPARATUS FOR ENCIPHERING AND/OR DECIPHERING DATA SIGNALS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1980/002349    International Application No.:    PCT/US1980/000364
Publication Date: 30.10.1980 International Filing Date: 04.04.1980
IPC:
H04L 9/18 (2006.01)
Applicants:
Inventors:
Priority Data:
30252 16.04.1979 US
Title (EN) APPARATUS FOR ENCIPHERING AND/OR DECIPHERING DATA SIGNALS
(FR) APPAREIL DE CHIFFRAGE ET/OU DECHIFFRAGE DE SIGNAUX DE DONNEES
Abstract: front page image
(EN)Enciphering/deciphering apparatus having two pseudo-random bit generators (16, 28) which are cross-coupled in the enciphering mode by logic circuitry (10, 14, 18, 20, 22, 26). An input data signal is directed to the input of each bit generator by a pair of summing devices (18, 20). The data signal is also logically combined with the output of each bit generator by a second pair of summing devices (30, 32). In the deciphering mode the pseudo-random bit generators are connected in a feedback configuration by logic circuitry (12, 14, 18, 20, 24, 26). The to-be-decoded signal is directed to the input of each bit generator by the first pair of summing devices (18, 20). The to-be-decoded signal is also logically combined with the output of each bit generator by the second pair of summing devices (30, 32) to provide the decoded signal.
(FR)Un appareil de chiffrage/dechiffrage possede deux generateurs de bits pseudo-aleatoires (16, 28) qui sont accouples en croise dans le mode de chiffrage par un systeme de circuits logiques (10, 14, 18, 20, 22, 26). Un signal de donnees d"entrees est dirige sur l"entree de chaque generateur de bits par une paire de dispositifs d"addition (18, 20). Le signal de donnees est egalement combine logiquement avec la sortie de chaque generateur de bits par une seconde paire de dispositifs d"addition (30, 32). Dans le mode de dechiffrage, les generateurs de bits pseudo-aleatoires sont connectes dans un mode a reaction par le systeme de circuits logiques (12, 14, 18, 20, 24, 26). Le signal a decoder est dirige sur l"entree de chaque generateur de bits par la premiere paire de dispositif d"addition (18, 20). Le signal a decoder est egalement combine logiquement a la sortie de chaque generateur de bits par la seconde paire de dispositifs d"addition (30, 32) pour fournir le signal decode.
Designated States:
Publication Language: English (EN)
Filing Language: English (EN)