WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1980001859) SEMICONDUCTOR INTEGRATED CIRCUIT AND WIRING METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1980/001859    International Application No.:    PCT/JP1980/000025
Publication Date: 04.09.1980 International Filing Date: 22.02.1980
IPC:
G06F 17/50 (2006.01), H01L 27/02 (2006.01), H03K 19/173 (2006.01)
Applicants:
Inventors:
Priority Data:
79/22289 27.02.1979 JP
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT AND WIRING METHOD THEREFOR
(FR) CIRCUIT INTEGRE SEMI-CONDUCTEUR ET METHODE POUR SON CABLAGE
Abstract: front page image
(EN)A large scale integrated circuit and a wiring method therefore, wherein use is made of a grid method which comprises partitioning a layout space into a lattice pattern by vertical and horizontal lines which are spaced apart by a distance which is greater than a length corresponding to a minimum dimension that can be patterned by a manufacturing process, drawing wire routing patterns onto the vertical and horizontal lines for interconnection among layout unit cells, and then forming wires according to the wire routing patterns. The spacing distance (d) of vertical and horizontal lines in grid (10) is designed to be shorter than wiring pitches on multi-wiring layers, i.e., to have a length of the greatest common measure to the minimum wiring pitch in each wiring layer. Onto the vertical and horizontal lines, which have the same spacing distance as above-mentioned, are drawn vertical and horizontal wire routing patterns (3, 4, 5). Since the longitudinal and lateral lengths of each cell are integral multiples of the spacing distance (d) in grid (10), terminals of each cell are positioned within a tolerable range for wiring.
(FR)Dans un circuit integre a grande echelle on utilise comme methode de cablage une methode a grille qui consiste a diviser un espace en un treillage par des lignes verticales et horizontales qui sont espacees d"une distance superieure a une longueur correspondant a une dimension minimum pouvant etre obtenue par un procede de fabrication, a dessiner des configurations d"acheminement des fils sur les lignes verticales et horizontales pour l"interconnection des cellules du trace puis a former des fils en fonction des modeles ou configurations d"acheminement des fils. La distance d"espacement (d) des lignes verticales et horizontales dans la grille (10) est plus courte que les hauteurs de cablage de multi-couches de cablage, c"est-a-dire pour avoir une longueur de la mesure moyenne la plus grande par rapport a la hauteur minimum de cablage dans chaque couche de cablage. Des configurations d"acheminement de fil vertical et horizontal (3, 4, 5) sont tracees sur les lignes verticales et horizontales qui possedent la meme distance d"espacement que mentionne ci-dessus. Etant donne que les longueurs longitudinales et laterales de chaque cellule sont des multiples entiers de la distance d"espacement (d) dans la grille (10), les bornes de chaque cellule sont positionnees dans une plage correspondant aux tolerances du cablage.
Designated States:
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)