WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2017007318) SCALABLE COMPUTATION ARCHITECTURE IN A MEMRISTOR-BASED ARRAY
Latest bibliographic data on file with the International Bureau    Submit observation

Pub. No.:    WO/2017/007318    International Application No.:    PCT/NL2016/050493
Publication Date: 12.01.2017 International Filing Date: 07.07.2016
Chapter 2 Demand Filed:    08.05.2017    
IPC:
G06F 15/78 (2006.01)
Applicants: TECHNISCHE UNIVERSITEIT DELFT [NL/NL]; Stevinweg 1 2628 CN Delft (NL)
Inventors: HAMDIOUI, Said; (NL).
BERTELS, Koenraad Laurent Maria; (NL).
TAOUIL, Mottaqiallah; (NL)
Agent: NEDERLANDSCH OCTROOIBUREAU; P.O. Box 29720 2502 LS The Hague (NL)
Priority Data:
2015114 07.07.2015 NL
Title (EN) SCALABLE COMPUTATION ARCHITECTURE IN A MEMRISTOR-BASED ARRAY
(FR) ARCHITECTURE DE CALCUL MODULABLE DANS UN RÉSEAU BASÉ SUR UNE MEMRISTANCE
Abstract: front page image
(EN)Method for data processing based on arithmetic operations in a memristor-based crossbar, The crossbar includes a plurality of parallel first bars extending in a first direction and a second plurality of parallel second bars extending in a second direction different from the first direction, such that each first bar crosses the second plurality of second bars and at each crossing forms a contact, each contact forming a memristor with at least two different programmable resistive states. The method includes -defining data circuit templates for data in the memristor based crossbar; -defining computation circuit templates within the memristor based crossbar for a selected arithmetic instruction from the arithmetic operations; -arranging data circuits on predetermined data locations of the crossbar array in accordance with the data circuit template and arranging instruction circuits on predetermined instructions locations of the crossbar array in accordance with the computation circuit template related to the respective arithmetic instruction by programming the memristors at the predetermined instruction locations.
(FR)L'invention concerne un procédé de traitement de données en se basant sur des opérations arithmétiques dans une commutation crossbar basée sur une memristance, la commutation crossbar comprend une pluralité de premières barres parallèles s'étendant dans une première direction et une seconde pluralité de secondes barres parallèles s'étendant dans une seconde direction différente de la première direction, de telle sorte que chaque première barre croise la seconde pluralité de secondes barres et à chaque croisement forme un contact, chaque contact formant une memristance avec au moins deux différents états résistifs programmables. Le procédé comprend les étapes consistant à définir des modèles de circuit de données pour des données dans la commutation crossbar basée sur une memristance pour une instruction arithmétique sélectionnée à partir des opérations arithmétiques ; à agencer des circuits de données sur des emplacements de données prédéterminés du réseau de commutation crossbar en fonction du modèle de circuit de données et à agencer les circuits d'instruction sur des emplacements d'instructions prédéterminés du réseau de commutation de crossbar en fonction du modèle de circuit de calcul se rapportant à l'instruction arithmétique respective en programmant les memristances au niveau des emplacements d'instruction prédéterminés.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)