PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 19.11.2019 at 4:00 PM CET
Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (KR1020080021712) SEMICONDUCTOR DEVICE AND CONTROL METHOD THEREOF

Office : Republic of Korea
Application Number: 1020077030629 Application Date: 27.12.2007
Publication Number: 1020080021712 Publication Date: 07.03.2008
Publication Kind : A
IPC:
G11C 16/00
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
CPC:
H01L 27/1052
G11C 16/0466
G11C 16/28
Y10T 29/41
Applicants: SPANSION LLC
SPANSION JAPAN LIMITED
스펜션 엘엘씨
스펜션 저팬 리미티드
Inventors: OGAWA AKIRA
오가와 아키라
YANO MASARU
야노 마사루
Agents: 박장원
Priority Data:
Title: (EN) SEMICONDUCTOR DEVICE AND CONTROL METHOD THEREOF
(KO) 반도체 장치 및 그의 제어 방법
Abstract: front page image
(EN) A semiconductor device comprises a first current-voltage conversion circuit (16) connected to a core cell (12) provided in a nonvolatile memory cell array (10), a second current-voltage conversion circuit (26) connected through a reference data line (24) to a reference cell (22), a sense amplifier (18) for sensing the outputs of the first and second current-voltage conversion circuits, a comparison circuit (28) for comparing the voltage value at the reference cell data line with a predetermined voltage value, and a charging circuit (30) for charging the reference cell data line during the precharge period thereof if the voltage value at the reference cell data line is lower than the predetermined voltage value. A control method of the semiconductor device is also disclosed. The semiconductor device and its control method can reduce the precharge time of the reference cell data line and therefore the data read time. ©KIPO&WIPO 2008
(KO) 본 발명은, 비휘발성 메모리 셀 어레이(10) 내에 형성된 코어 셀(12)에 접속된 제1 전류 전압 변환 회로(16)와, 레퍼런스 셀(22)에 레퍼런스 셀 데이터 라인(24)을 통하여 접속된 제2 전류 전압 변환 회로(26)와, 제1 전류 전압 변환 회로의 출력과 제2 전류 전압 변환 회로의 출력을 센싱하는 센스 증폭기(18)와, 레퍼런스 셀 데이터 라인의 전압값과 소정의 전압값을 비교하는 비교 회로(28)와, 레퍼런스 셀 데이터 라인의 프리차지시에 레퍼런스 셀 데이터 라인의 전압값이 소정의 전압값보다 낮으면 레퍼런스 셀 데이터 라인을 차지하는 차지 회로(30)를 구비한 반도체 장치 및 그의 제어 방법이다. 본 발명에 의하면, 레퍼런스 셀 데이터 라인의 프리차지 시간을 단축하여 데이터의 독출 시간을 단축할 수 있다.
Also published as:
EP1909289US20070002639US20110182116CN101208754JP4922932WO/2007/000809