4개의 상위한 판독 모드에서 스위칭될 수 있는 플래쉬 메모리 칩이 설명된다. 이들 모두를 채용하는 컴퓨터 시스템 및 계층들이 또한 설명된다. 제1판독모드(비동기식 플래쉬모드)에서, 플래쉬 메모리는 표준 플래쉬 메모리로서 판독된다. 이 모드에서, 제1어드레스의 내용에 대한 판독은 판독된 제2어드레스가 특정되기 전에 완료되어야 한다. 제2판독모드(동기식 플래쉬 모드)에서, 클록신호는 플래쉬 칩에 제공되고, 데이타 버스트에 속하는 일련의 어드레스는 매 클록당 일 어드레스로 특정된다. 다음에, 그 버스트에 대하여 특정된 어드레스에 저장된 내용은 계속적으로 그 어드레스가 제공되었던 순서로 다음 클록들 동안에 출력된다. 대체적으로, 만약 동기식 모드에서 단일 어드레스가 플래쉬 칩에 제공된다면, 그 버스트에 대한 후속하는 어드레스는 그 플래쉬 칩내에서 발생될 것이고, 그 다음에 그 데이타 버스트는 그 플래쉬 칩으로부터 출력으로서 제공될 것이다. 제3판독모드 비동기식 DRAM(동적 임의 접근 메모리) 모드 플래쉬 메모리는 DRAM을 에뮬레이트한다. 그래서, 행 및 열 어드레스는 행 및 열 어드레스 스트로브 신호를 이용하여 플래쉬 메모리내로 스트로브된다. 그 다음에, 플래쉬 메모리는 행 및 열 어드레스를 내부적으로 단일 어드레스로 변환시키고, 그 단일 어드레스에 저장된 데이타를 출력시킨다. 더 나아가, 비록 플래쉬 메모리가 연장된 선충전 주기 내지 재생될 것을 필요로 하지 않을지라도, 비동기식 DRAM 모드에서, 플래쉬 메모리는 DRAM처럼 선충전 주기 및 재생 사이클에 응답한다. 그래서, 비동기식 DRAM 모드에서, 플래쉬 메모리는 표준 DRAM 제어기에 의하여 제어될 수 있다. 제4판독모드(동기식 DRAM 모드)에서, 제2 및 제3모드의 특성이 동기식 DRAM을 에뮬레이트하는 플래쉬 메모리를 생성하도록 결합된다.