Processing

Please wait...

Settings

Settings

Goto Application

1. JP2020088728 - 変動抑制回路

Office Japan
Application Number 2018223560
Application Date 29.11.2018
Publication Number 2020088728
Publication Date 04.06.2020
Publication Kind A
IPC
H03M 3/02
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
3Conversion of analogue values to or from differential modulation
02Delta modulation, i.e. one-bit differential modulation
H03H 19/00
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
19Networks using time-varying elements, e.g. N-path filters
H03M 1/12
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
12Analogue/digital converters
Applicants 株式会社デンソー
Inventors 本多 一隆
Agents 特許業務法人 サトー国際特許事務所
Title
(JA) 変動抑制回路
Abstract
(JA)

【課題】スイッチトキャパシタ回路に供給される基準電圧の変動を抑制する。
【解決手段】変動抑制回路1は、差動構成のスイッチトキャパシタ回路2に供給される基準電圧VREFP、VREFMの変動を抑制するものであり、電荷供給回路5を備える。スイッチトキャパシタ回路2は、入力電圧VINP、VINMを充電するためのキャパシタCs1、Cs2と、基準電圧VREFP、VREFMを充電するためのキャパシタCr1、Cr2と、が互いに独立して設けられた構成である。電荷供給回路5は、スイッチトキャパシタ回路2で発生する充放電電荷を相殺するための相殺電荷を電圧値が一定である差動電圧VREPP、VREPMを用いて生成し、スイッチトキャパシタ回路2において基準電圧VREFP、VREFMが供給されるノードN1、N2に相殺電荷を供給する。
【選択図】図1

Also published as