Processing

Please wait...

Settings

Settings

Goto Application

1. JP2018511131 - オンライン媒体のための階層的なコストベースのキャッシング

Office Japan
Application Number 2017550199
Application Date 09.03.2016
Publication Number 2018511131
Publication Date 19.04.2018
Publication Kind A
IPC
G06F 13/00
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
G06F 12/00
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
CPC
G06F 12/0811
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0806Multiuser, multiprocessor or multiprocessing cache systems
0811with multilevel cache hierarchies
G06F 12/0871
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0866for peripheral storage systems, e.g. disk cache
0871Allocation or management of cache space
G06F 12/0888
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0888using selective caching, e.g. bypass
G06F 12/121
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
12Replacement control
121using replacement algorithms
G06F 12/123
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
12Replacement control
121using replacement algorithms
123with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
G06F 2212/1016
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
10Providing a specific technical effect
1016Performance improvement
Applicants アルカテル-ルーセント
Inventors アクタル,シャヒッド
Agents 特許業務法人川口國際特許事務所
Priority Data 14/669,408 26.03.2015 US
Title
(JA) オンライン媒体のための階層的なコストベースのキャッシング
Abstract
(JA)

第1のキャッシュデバイスを動作させる方法は、第1のキャッシュデバイスにおいて、第1のアセットを第2のデバイスに送ることを求めるリクエストを受信することと、第1のアセットが第1のキャッシュデバイスに格納されているかどうかを決定することと、決定することにより、第1のアセットが第1のキャッシュデバイスに格納されていないと決定したときには、第1のキャッシュデバイスにおいて、第1のアセットを獲得し、第1のキャッシュデバイスにおいて、第1のキャッシュデバイスに関する第1のアセットの限界値の移動平均と第1のキャッシュデバイスの特徴的限界値とを比較し、第1のアセットと関連するコストを計算し、比較に基づき、第1のアセットを第1のキャッシュデバイスにおいて選択的に格納し、獲得された第1のアセットと計算されたコストとを第2のデバイスに送ることと、を含み得る。