Processing

Please wait...

Settings

Settings

Goto Application

1. JP2004509579 - 混在信号集積回路における単一ピン・リセットのための方法および集積回路

Office
Japan
Application Number 2002529022
Application Date 13.09.2001
Publication Number 2004509579
Publication Date 25.03.2004
Grant Number 4753274
Grant Date 03.06.2011
Publication Kind B2
IPC
H04N 5/14
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
NPICTORIAL COMMUNICATION, e.g. TELEVISION
5Details of television systems
14Picture signal circuitry for video frequency region
CPC
H04N 5/04
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
NPICTORIAL COMMUNICATION, e.g. TELEVISION
5Details of television systems
04Synchronising
H04N 5/126
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
NPICTORIAL COMMUNICATION, e.g. TELEVISION
5Details of television systems
04Synchronising
12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
126whereby the synchronisation signal indirectly commands a frequency generator
H04N 5/46
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
NPICTORIAL COMMUNICATION, e.g. TELEVISION
5Details of television systems
44Receiver circuitry ; for the reception of television signals according to analogue transmission standards;
46for receiving on more than one standard at will
H04N 21/426
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
NPICTORIAL COMMUNICATION, e.g. TELEVISION
21Selective content distribution, e.g. interactive television or video on demand [VOD]
40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
41Structure of client; Structure of client peripherals
426Internal components of the client ; ; Characteristics thereof;
Applicants トムソン ライセンシング
Inventors アルビーン,デイビツド ローレンス
Agents 木越 力
石井 たかし
Priority Data 09666021 19.09.2000 US
Title
(JA) 混在信号集積回路における単一ピン・リセットのための方法および集積回路
Abstract
(JA)

混在信号集積回路において、単一ピン・リセットを実現するためのシステムおよび方法について述べる。本発明によるシステムおよび方法は、集積回路の単一リセット信号/ピンを利用して、混在信号集積回路のアナログおよびディジタル回路/部分(セクション)に対するすべての内部リセットを達成することを可能にする。一形式として、状態機械が、アナログおよびディジタル回路のための内部システム・クロックを発生するために利用される位相ロック・ループ・シンセサイザに向けたリセット信号、並びに、集積回路の様々なディジタル部分回路にリセット信号を供給するディジタル・リセット信号を発生する。ディジタル・ロジックがクロック制御される前にPLLが動作してクロック信号を発生するように、チップ・リセット信号をPLLリセット信号よりも長い期間に亘って供給することが好ましい。