Processing

Please wait...

Settings

Settings

Goto Application

1. JP2004512710 - 間引かれたプログラマブル・ロジック・アレイ

Office
Japan
Application Number 2002525999
Application Date 06.09.2001
Publication Number 2004512710
Publication Date 22.04.2004
Publication Kind A
IPC
H03K 19/177
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
02using specified components
173using elementary logic circuits as components
177arranged in matrix form
H01L 21/82
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
CPC
H03K 19/17708
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
177arranged in matrix form
17704the logic functions being realised by the interconnection of rows and columns
17708using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
Applicants ライトスピード セミコンダクター コーポレイション
Inventors オーサン ロバート
ハリナン パトリック
リー ジュン
ムクンド シュリダー
Agents 中村 稔
大塚 文昭
熊倉 禎男
宍戸 嘉一
今城 俊夫
小川 信夫
村社 厚夫
西島 孝喜
箱田 篤
Priority Data 09827015 05.04.2001 US
60/231,059 08.09.2000 US
Title
(JA) 間引かれたプログラマブル・ロジック・アレイ
Abstract
(JA)

本発明によるプログラマブル・ロジック・アレイ(PLA)は、論理機能を実施し且つ将来の再プログラミングのための融通性を維持しながらプログラム可能な接続の最大量の間引き達成する。更に、本発明によるPLAは、どんな機能がプログラムされても、装置の性能特性が維持されるように構築できる。更に、本発明のPLAは、規則的なアレイ構造を必要としない。