Processing

Please wait...

Settings

Settings

1. EP1900097 - DIFFERENTIAL MULTIPHASE FREQUENCY DIVIDER

Office European Patent Office
Application Number 06765980
Application Date 30.06.2006
Publication Number 1900097
Publication Date 19.03.2008
Publication Kind A2
IPC
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
5
Manipulating pulses not covered by one of the other main groups in this subclass
15
Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
3
Circuits for generating electric pulses; Monostable, bistable or multistable circuits
02
Generators characterised by the type of circuit or by the means used for producing pulses
353
by the use, as active elements, of field-effect transistors with internal or external positive feedback
356
Bistable circuits
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
23
Pulse counters comprising counting chains; Frequency dividers comprising counting chains
40
Gating or clocking signals applied to all stages, i.e. synchronous counters
50
using bi-stable regenerative trigger circuits
54
Ring counters, i.e. feedback shift register counters
H03K 5/15
H03K 3/356
H03K 23/54
CPC
H03K 5/15093
H03K 23/425
Applicants NXP BV
Inventors SONG WENYI
Designated States
Priority Data 2006052216 30.06.2006 IB
69649005 30.06.2005 US
Title
(DE) DIFFERENTIELLE MULTIPHASEN-FREQUENZTEILER
(EN) DIFFERENTIAL MULTIPHASE FREQUENCY DIVIDER
(FR) DIVISEUR DE FREQUENCE MULTIPHASE DIFFERENTIEL
Abstract
(EN)
A multiphase divider comprises several differential latches connected in a ring. The number of latches in the ring is equal to the number of phases produced and the divisor applied to the input clock. The differential Q-outputs of one latch stage are connected to the corresponding differential D-inputs of the next latch stage. For even numbers of latch stages, the differential clock inputs of each are connected together and alternately to the divider clock input and its complement. The last differential Q-output is returned and cross- connected to the differential D-inputs of the first latch stage. For odd numbers of latch stages, the differential clock inputs of each are respectively connected in parallel to the divider clock input and its complement. The last differential Q-output is returned and straight-connected to the differential D-inputs of the first latch stage.

(FR)
Un diviseur multiphase comprend plusieurs verrous différentiels connectés dans un anneau. Le nombre de verrous dans l'anneau est égal au nombre de phases produites et au diviseur appliqué à l'horloge d'entrée. Les sorties Q d'un étage de verrou sont connectées aux entrées D différentielles correspondantes de l'étage de verrou suivant. Pour les nombres pairs d'étages de verrou, les entrées d'horloge différentielles sont connectées les unes aux autres ou à l'entrée de l'horloge du diviseur et son complément. La dernière sortie Q différentielle est renvoyée et interconnectée aux entrées D différentielles du premier étage de verrou. Pour les nombres impairs des étages de verrou, les entrées d'horloge différentielles de chacun sont respectivement connectées en parallèle à l'entrée de l'horloge du diviseur et son complément. La dernière entrée Q différentielle est renvoyée et connectée de manière directe aux entrées D différentielles du premier étage de verrou.