Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
137. (EP0898821) HALF DUPLEX UART CONTROL FOR SINGLE CHANNEL BI-DIRECTIONAL WIRELESS COMMUNICATIONS

Application Number: 97926406 Application Date: 06.05.1997
Publication Number: 0898821 Publication Date: 03.03.1999
Publication Kind : B1
Prior PCT appl.: Application Number:US1997007665 ; Publication Number: Click to see the data
IPC:
H 04L
H04L 5/16
H04L 5/18
H04L 29/02
H04L 29/10
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
5
Arrangements affording multiple use of the transmission path
14
Two-way operation using the same type of signal, i.e. duplex
16
Half-duplex systems; Simplex/duplex switching; Transmission of break signals
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
5
Arrangements affording multiple use of the transmission path
14
Two-way operation using the same type of signal, i.e. duplex
16
Half-duplex systems; Simplex/duplex switching; Transmission of break signals
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
5
Arrangements affording multiple use of the transmission path
14
Two-way operation using the same type of signal, i.e. duplex
18
Automatic changing of the traffic direction
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
29
Arrangements, apparatus, circuits or systems, not covered by a single one of groups H04L1/-H04L27/136
02
Communication control; Communication processing
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
29
Arrangements, apparatus, circuits or systems, not covered by a single one of groups H04L1/-H04L27/136
02
Communication control; Communication processing
10
characterised by an interface, e.g. the interface between the data link level and the physical level
CPC:
H04L 5/18
H04L 5/16
Applicants: ERICSSON INC
Inventors: MOON BILLY G
Priority Data: 08646484 08.05.1996 US
9707665 06.05.1997 US
Title: (FR) SYSTEME DE COMMANDE D'UN EMETTEUR-RECEPTEUR ASYNCHRONE UNIVERSEL SEMI-DUPLEX UTILISE DANS LA COMMUNICATION SANS FIL BIDIRECTIONNELLE A CANAL UNIQUE
(EN) HALF DUPLEX UART CONTROL FOR SINGLE CHANNEL BI-DIRECTIONAL WIRELESS COMMUNICATIONS
(DE) HALBDUPLEXSTEUERUNG EINES UARTS (UNIVERSELLER ASYNCHRONER EMPFÄNGER/SENDER) FÜR ZWEIRICHTUNGSFUNKÜBERTRAGUNGSKANAL
Abstract: front page image
(FR) L'invention concerne un émetteur-récepteur asynchrone universel (UART) muni d'une unité logique qui active et désactive automatiquement le port de réception de l'UART à tout moment pendant que ce dernier procède au traitement des données destinées à la transmission sans fil. Plus particulièrement, une unité logique est connectée à une mémoire de données, à un circuit FIFO de transmission et à une unité de traitement des données de l'UART ainsi qu'à un processeur externe; l'unité logique analyse les états logiques de chacun des signaux provenant de chacune des connexions indiquées pour déterminer s'il faut activer ou désactiver l'unité de réception. L'invention propose également une méthode originale selon laquelle l'unité logique active le récepteur uniquement lorsque la mémoire de données et le circuit FIFO de transmission sont vides, que l'indicateur de l'état du récepteur est réglé sur 'vrai' et que le processeur externe a indiqué le mode d'opération en semi-duplex. Dans tous les autres cas, l'unité logique n'active le récepteur que si le mode d'opération en duplex intégral a été indiqué et que l'indicateur de l'état du récepteur a été réglé sur 'niveau logique un'.
(EN) A UART including a logic unit is disclosed, wherein the logic unit automatically enables or disables the UART receiver port whenever data is being processed by the UART for wireless transmission. More specifically, a logic unit is connected to a data store, to a transmit FIFO and to a UART processing unit as well as to an external CPU, wherein the logic unit analyzes the logic states of each of the signals from each of the specified connections to determine whether to enable or disable the receiver unit. An inventive method is also disclosed wherein the logic unit only enables the receiver when the data store is empty and the transmitter FIFO is empty and a receiver enable flag is set to true and a half duplex mode of operation has been specified by an external CPU. Otherwise, the logic enables the receiver only when a full duplex mode of operation has been specified and the receiver enable flag is set to a logic one.