Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (JP2005516264) 不揮発性メモリ上で実行されるブロック書き込み動作時間を低減させる方法および装置

Office : Japan
Application Number: 2001512381 Application Date: 09.06.2000
Publication Number: 2005516264 Publication Date: 02.06.2005
Grant Number: 4695801 Grant Date: 08.06.2011
Publication Kind : B2
Prior PCT appl.: Application Number:WOUS2000015777 ; Publication Number:WO2000077791 Click to see the data
IPC:
G06F 12/0
G11C 16/2
G06F 12/2
G06F 12/16
G11C 16/8
G11C 16/10
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
16
Protection against loss of memory contents
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
08
Address circuits; Decoders; Word-line control circuits
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
16
Erasable programmable read-only memories
02
electrically programmable
06
Auxiliary circuits, e.g. for writing into memory
10
Programming or data input circuits
Applicants: レクサー・メディア・インコーポレイテッド; アメリカ合衆国 94538 カリフォルニア州 フレモント、ベイサイド・パークウェイ 47421番
エスタクリ, ペトロ; アメリカ合衆国 カリフォルニア 94566, プリーゾントン, フットヒル ノウルス 7966
Inventors: エスタクリ, ペトロ
イマン, ビハヌ
Priority Data: 33027899 11.06.1999 US
US0015777 09.06.2000 WO
Title: (JA) 不揮発性メモリ上で実行されるブロック書き込み動作時間を低減させる方法および装置
Abstract:
(JA)

メモリデバイスは、ホスト(12)とコントローラ(14)を備える。コントローラ(14)は、セクタ(34,36)に組織化された情報の不揮発性メモリユニット(16)からの読み出しおよび書き込みを制御する。コントローラ(14)は、揮発性メモリ内に格納されたLUTにおけるセクタ情報のマッピングを保持する。各不揮発性メモリユニット(16)の各ブロック内部に保持されるアドレス値およびフラグ情報の使用によって、ブロックは本発明の様々な代替的な実施形態における異なる数の書き込み動作を用いることによって再書き込みされる。フラグ情報はブロックの状態を示すため、電源投入の間コントローラ(14)は、ブロックのアドレス値およびフラグ情報を読み出し、ブロックの状態を判定し、それに従ってブロックの再書き込みを終了し、必要ならばLUTをそれに応じて更新する。


Also published as:
EP1410399AU2000054741WO/2000/077791