Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020140765 - TESTING CIRCUIT AND TESTING METHOD FOR MEMORY

Publication Number WO/2020/140765
Publication Date 09.07.2020
International Application No. PCT/CN2019/126747
International Filing Date 19.12.2019
IPC
G11C 29/50 2006.1
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation; Testing stores during standby or offline operation
04Detection or location of defective memory elements
50Marginal testing, e.g. race, voltage or current testing
CPC
G11C 2029/5004
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
50Marginal testing, e.g. race, voltage or current testing
5004Voltage
G11C 2029/5006
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
50Marginal testing, e.g. race, voltage or current testing
5006Current
G11C 29/50
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
50Marginal testing, e.g. race, voltage or current testing
G11C 29/50008
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
50Marginal testing, e.g. race, voltage or current testing
50008of impedance
Applicants
  • 浙江驰拓科技有限公司 ZHEJIANG HIKSTOR TECHNOLOGY CO., LTD. [CN]/[CN]
Inventors
  • 刘少鹏 LIU, Shaopeng
  • 熊宝玉 XIONG, Baoyu
Agents
  • 北京康信知识产权代理有限责任公司 KANGXIN PARTNERS, P.C.
Priority Data
201811648942.530.12.2018CN
Publication Language Chinese (zh)
Filing Language Chinese (ZH)
Designated States
Title
(EN) TESTING CIRCUIT AND TESTING METHOD FOR MEMORY
(FR) CIRCUIT DE TEST ET PROCÉDÉ DE TEST DESTINÉS À UNE MÉMOIRE
(ZH) 存储器的测试电路和测试方法
Abstract
(EN) The present disclosure provides a testing circuit and a testing method for a memory. The memory comprises at least one storage unit comprising a first end and a second end. The testing circuit comprises: a current application unit for providing a constant current to the storage unit, two ends of the current application unit being electrically connected to the first end and the second end respectively; and a voltage reading unit for reading a voltage of the storage unit at the constant current, two ends of the voltage reading unit being electrically connected to the first end and the second end respectively. The current application unit of the testing circuit provides a constant current to the storage unit, such that the storage unit operates at the constant current. The voltage reading unit then reads a voltage of the storage unit at the constant current. In this way, the resistance of the storage unit can be calculated simply by means of the constant current and the read voltage, and said resistance is generated by the storage unit alone, excluding other parasitic resistance in a series connection.
(FR) La présente invention concerne un circuit de test et un procédé de test destinés à une mémoire. La mémoire comprend au moins une unité de stockage comprenant une première extrémité et une seconde extrémité. Le circuit de test comprend : une unité d'application de courant pour fournir un courant constant à l'unité de stockage, deux extrémités de l'unité d'application de courant étant connectées électriquement à la première extrémité et à la seconde extrémité respectivement ; et une unité de lecture de tension pour lire une tension de l'unité de stockage au courant constant, deux extrémités de l'unité de lecture de tension étant connectées électriquement à la première extrémité et à la seconde extrémité respectivement. L'unité d'application de courant du circuit de test fournit un courant constant à l'unité de stockage, de sorte que l'unité de stockage fonctionne au courant constant. L'unité de lecture de tension lit ensuite une tension de l'unité de stockage au courant constant. De cette manière, la résistance de l'unité de stockage peut être calculée simplement au moyen du courant constant et de la tension de lecture, et ladite résistance est générée par l'unité de stockage seule, à l'exclusion d'une autre résistance parasite dans une connexion en série.
(ZH) 本公开提供了一种存储器的测试电路和测试方法。存储器包括至少一个存储单元,存储单元包括第一端和第二端,该测试电路包括:电流施加单元,电流施加单元的两端分别与第一端和第二端电连接,电流施加单元用于向存储单元提供恒定电流;电压读取单元,电压读取单元的两端分别与第一端和第二端电连接,电压读取单元用于读取存储单元在恒定电流时的电压。该测试电路的电流施加单元向存储单元提供恒定的电流,使得存储单元在恒定的电流下工作,电压读取单元读取存储单元在恒定电流时的电压,这样利用恒定电流和读取得到的电压就可以计算得到存储单元的电阻,该电阻仅为存储单元的电阻,不包括串联的其他寄生电阻。
Related patent documents
Latest bibliographic data on file with the International Bureau