Publication Number
WO/2026/174373
Publication Date
27.08.2026
International Application No.
PCT/CA2025/050230
International Filing Date
21.02.2025
Applicants
-
UVX INC.
[CA]/[CA]
Inventors
-
SULAJ, Saimir
-
SETHI, Kunal
Agents
-
BUONASSISI, Alexander
-
TSENG, Pablo
Priority Data
Publication Language
English (en)
Filing Language
English (en)
Designated States
AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UY, UZ, VC, VN, WS, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Title
(EN) SYSTEM AND METHOD FOR FAIL-SAFE GENERATION OF A RECTANGULAR WAVE SIGNAL
(FR) SYSTÈME ET PROCÉDÉ DE GÉNÉRATION À SÉCURITÉ INTÉGRÉE D'UN SIGNAL D'ONDE RECTANGULAIRE
Abstract
(EN) Herein is disclosed a fail-safe circuit for generating a rectangular wave having a desired duty cycle, the circuit comprising: first and second duty cycle registers configured to output first and second parallel duty cycle signals each representing the desired duty cycle; a binary counter configured to generate a parallel counter signal; first and second comparators configured to generate first and second duty cycle rectangular waves; first and second supervisors configured to generate first and second supervisor signals; and a combining circuit configured to generate an output rectangular wave from the first and second duty cycle rectangular waves, and the first and second supervisor signals.
(FR) L'invention concerne un circuit à sécurité intégrée destiné à générer une onde rectangulaire ayant un cycle de service souhaité, le circuit comprenant : des premier et second registres de cycle de service conçus pour délivrer des premier et second signaux de cycle de service parallèles représentant chacun le cycle de service souhaité ; un compteur binaire conçu pour générer un signal de compteur parallèle ; des premier et second comparateurs conçus pour générer des première et seconde ondes rectangulaires de cycle de service ; des premier et second superviseurs conçus pour générer des premier et second signaux de superviseur ; et un circuit de combinaison conçu pour générer une onde rectangulaire de sortie à partir des première et seconde ondes rectangulaires de cycle de service, et des premier et second signaux de superviseur.
Latest bibliographic data on file with the International Bureau
The publication of an international application under the Patent Cooperation Treaty in PATENTSCOPE (which constitutes an element of the Gazette) does not imply the expression of any opinion whatsoever on the part of the International Bureau of WIPO concerning the legal status of any country, territory, city or area or of its authorities, or concerning the delimitation of its frontiers or boundaries.