Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020140714 - ARRAY SUBSTRATE AND MICRO TOTAL ANALYSIS APPARATUS

Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12  

附图

1   2   3   4   5   6   7   8  

说明书

发明名称 : 阵列基板及微全分析装置

[0001]
相关申请的交叉引用
[0002]
本申请要求在2019年01月02日提交中国专利局、申请号为201910002555.2、申请名称为“一种阵列基板及微全分析装置”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。

技术领域

[0003]
本公开涉及检测技术领域,尤其涉及一种阵列基板及微全分析装置。

背景技术

[0004]
阵列基板中的晶体管的导通能力直接影响着数据传输的准确性。尤其是随着驱动电压的升高,晶体管的稳定性会受到很大的影响。即随着驱动电压的升高,晶体管的阈值电压以及特性会变得很差,从而影响晶体管的导通特性。
[0005]
发明内容
[0006]
本公开实施例提供了一种阵列基板,包括:
[0007]
基板;
[0008]
数据线和栅线,位于所述基板上,交叉限定多个像素区域;
[0009]
驱动晶体管,位于所述像素区域内;所述驱动晶体管包括有源层图形,所述有源层图形的延伸方向与所述栅线呈第一预设角度,且在所述第一预设角度方向上所述有源层图形斜跨所述像素区域;所述驱动晶体管的源漏电极与所述有源层图形在所述第一预设角度方向上的两端耦接。
[0010]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,所述像素区域为四边形,所述有源层图形的延伸方向与所述像素区域的对角线方向相同;
[0011]
且所述有源层图形与所述对角线之间的距离满足预设阈值。
[0012]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,所述有源层图形沿所述像素区域的对角线方向延伸。
[0013]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,所述像素区域为矩形。
[0014]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,所述像素区域为平行四边形,所述有源层图形沿所述平行四边形的长对角线方向延伸。
[0015]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,还包括:位于所述像素区域内的感应晶体管;
[0016]
所述感应晶体管的有源层图形的延伸方向与所述栅线呈第二预设角度,且在所述第二预设角度方向上所述感应晶体管的有源层图形斜跨所述像素区域;
[0017]
所述感应晶体管的源漏电极与所述有源层图形在所述第二预设角度方向上的两端耦接。
[0018]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,所述感应晶体管的有源层图形的延伸方向与所述驱动晶体管的有源层图形的延伸方向平行,且两者在所述基板上的正投影互不重叠。
[0019]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,所述感应晶体管的有源层图形的长度小于所述驱动晶体管的有源层的长度。
[0020]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,还包括:位于所述像素区域内的光敏器件,所述光敏器件与所述感应晶体管的源漏电极中的之一电耦接;
[0021]
所述光敏器件与所述驱动晶体管在所述基板上的正投影互不重叠。
[0022]
在一种可能的实现方式中,在本公开实施例提供的上述阵列基板中,还包括:位于所述像素区域内的透明驱动电极,所述透明驱动电极与所述驱动晶体管的源漏电极中的之一电耦接;
[0023]
所述透明驱动电极位于所述光敏器件背离所述基板的一侧,且在所述基板上的正投影覆盖所述光敏器件。
[0024]
相应地,本公开实施例还提供了一种微全分析装置,包括上述任一实施例所述的阵列基板。
[0025]
在一种可能的实现方式中,在本公开实施例提供的上述微全分析装置中,还包括:与所述阵列基板相对设置的光波导,在所述阵列基板与所述光波导之间设置有容纳待分析物的空间。

附图说明

[0026]
图1相关技术中像素区域内驱动晶体管相对位置的结构示意图;
[0027]
图2为本公开实施例提供的像素区域内驱动晶体管相对位置的一种结构示意图;
[0028]
图3为本公开实施例提供的像素区域内驱动晶体管相对位置的另一种结构示意图;
[0029]
图4为本公开实施例提供的像素区域内驱动晶体管相对位置的另一种结构示意图;
[0030]
图5为本公开实施例提供的像素区域内驱动晶体管相对位置的另一种结构示意图;
[0031]
图6为本公开实施例提供的像素区域内感应晶体管相对位置的一种结构示意图;
[0032]
图7为本公开实施例提供的像素区域内驱动晶体管和感应晶体管相对位置的一种结构示意图;
[0033]
图8为本公开实施例提供的微全分析装置的结构示意图。

具体实施方式

[0034]
在相关技术中,通过增加晶体管的有源层图形的长宽比,可以提高晶体管的稳定性,在驱动电压增大时也可保证晶体管的导通特性不受影响,但是 增加晶体管的有源层图形的长宽比就会占用像素区域更大的面积,导致像素的个数减少,不利于高像素的设计。
[0035]
具体地,相关技术中的阵列基板如图1所示,包括位于像素区域的晶体管,该晶体管的栅极与对应的栅线G耦接,第一极与对应数据线S耦接,第二极与驱动电极01耦接,有源层图形02的延伸方向与栅线G平行设置。在晶体管的第一极和第二极之间的有源层图形即认为是晶体管的沟道区域,沟道区域的长度可以认为是有源层图形在第一极和第二极之间的长度,即有源层图形在延伸方向上的长度。为了提高晶体管在高电压驱动下的稳定性,需要增加有源层图形02在延伸方向上的长度,若有源层图形02在延伸方向上的长度增加则会导致像素区域所占的面积也会增加,减少了阵列基板上设置像素的个数,不利于高像素设计。
[0036]
因此,如何在不改变像素区域面积的同时增加晶体管的沟道长宽比是本领域技术人员亟待解决的技术问题。
[0037]
针对相关技术中增加晶体管的沟道长宽比,会导致无法实现高像素设计的问题,本公开实施例提供了一种阵列基板及微全分析装置。为了使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开作进一步地详细描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本公开保护的范围。
[0038]
附图中各部件的形状和大小不反应真实比例,目的只是示意说明本公开内容。
[0039]
具体地,本公开提供一种阵列基板,如图2所示,包括:基板,位于基板上由数据线S和栅线G交叉限定的多个像素区域,以及位于像素区域内的驱动晶体管;其中,驱动晶体管的栅极与对应的栅线G耦接,第一极(即源极)与对应的数据线S耦接,第二极(即漏极)与对应的驱动电极1耦接,驱动电极1位于驱动晶体管背离基板一侧,驱动电极1可以根据应用场景的不同选择金属驱动电极或透明驱动电极,在此不作具体限定。
[0040]
驱动晶体管包括有源层图形2,有源层图形2的延伸方向与栅线G呈第一预设角度,且在第一预设角度方向上有源层图形2斜跨像素区域,即也可以认为,有源层图形2在第一预设角度方向上贯穿像素区域;这样,在像素区域的面积固定的情况下,有源层图形在第一预设角度方向上的长度要大于相关技术中有源层图形的延伸方向与栅线平行时的长度,具体地,根据像素区域的形状的不同,第一预设角度的范围会有所不同,在此不作具体限定。
[0041]
驱动晶体管的源漏电极与有源层图形2在第一预设角度方向上的两端耦接,使得驱动晶体管的沟道区域的长度近似等于在源漏电极之间的有源层图形在第一预设角度方向上的长度。
[0042]
具体地,在本公开实施例提供的阵列基板中,通过将有源层图形2的延伸方向与栅线G呈第一预设角度进行设置,相比于将有源层的延伸方向与栅线G平行设置,可以增加有源层图形2在延伸方向的长度,即增加了驱动晶体管的沟道长宽比,并且占用像素区域的面积并未增大,从而实现在增加驱动晶体管的导通特性的同时有利于实现高像素设计。
[0043]
可选地,在本公开实施例提供的阵列基板中,如图3所示,像素区域为四边形时,有源层图形2的延伸方向可以与像素区域的对角线A方向相同;
[0044]
且有源层的图形2与对角线A之间的距离满足预设阈值。
[0045]
具体地,在本公开实施例提供的阵列基板中,该有源层图形的延伸方向可以与像素区域的对角线的延伸方向平行,除此之外该有源层的图形与该像素区域的对角线平行之间的距离还需满足预设阈值,以保证有源层的图形在与对角线的延伸方向相同时的长度要大于该有源层图形的延伸方向与栅线平行时的长度,其中根据像素区域的形状的不同,该预设阈值会有所不同,在此不作具体限定。
[0046]
可选地,在本公开实施例提供的阵列基板中,如图4所示,有源层图形2沿像素区域的对角线A方向延伸。
[0047]
具体地,在本公开实施例提供的阵列基板中,当有源层图形2沿像素区域的对角线A方向延伸,可使有源层图形2的长度在该像素区域内达到最长, 即使驱动晶体管的沟道长宽比最大,这样,在高电压的驱动下,可以更好的保证驱动晶体管的导通特性。
[0048]
可选地,在本公开实施例提供的阵列基板中,像素区域可以为矩形,当然也可以为其他形状的图形,根据实际使用情况进行选择。
[0049]
可选地,在本公开实施例提供的阵列基板中,如图5所示,像素区域可以为平行四边形,有源层图形2沿平行四边形的长对角线方向延伸。
[0050]
具体地,在本公开实施例提供的阵列基板中,当像素区域的形状为平行四边形时,该有源层图形2可以沿平行四边形的对角线方向延伸,以达到增大有源层图形2在延伸方向上长度的目的,优选地,可以使该有源层图形2沿平行四边形的长对角线的方向延伸,使得该有源层图形2在长对角线的延伸方向上的长度可以达到最大,从而更好的改善驱动晶体管的在高电压驱动下的稳定性。
[0051]
可选地,在本公开实施例提供的阵列基板中,如图6所示,还可以包括:位于像素区域内的感应晶体管3;
[0052]
感应晶体管3的有源层图形的延伸方向与栅线G呈第二预设角度,且在第二预设角度方向上感应晶体管3的有源层图形斜跨像素区域;
[0053]
感应晶体管3的源漏电极与有源层图形在第二预设角度方向上的两端耦接。
[0054]
具体地,在本公开实施例提供的阵列基板中,如图6所示,还可以包括:位于像素区域内的光敏器件4,具体可以采用PIN器件实现。光敏器件4与感应晶体管3的源漏电极中的之一电耦接,具体可以与感应晶体管3的源极耦接,感应晶体管3的漏极与信号线D耦接,感应晶体管3的栅极与扫描线E耦接。
[0055]
具体地,在本公开实施例提供的阵列基板中,各像素区域的感应晶体管3将位于像素区域内的光敏器件4产生的感应信号提供给对应的信号线,以实现相应的目的。其中通过增加感应晶体管3的沟道长宽比可以防止漏电流的产生,使感应信号的传输更加的准确。感应晶体管3的有源层图形的设置方 式与驱动晶体管在像素区域内的设置方式相似,可参考驱动晶体管在像素区域内的位置关系进行实施,在此不再赘述。
[0056]
可选地,在本公开实施例提供的阵列基板中,感应晶体管3的有源层图形的延伸方向与驱动晶体管的有源层图形2的延伸方向平行。
[0057]
具体地,在本公开实施例提供的阵列基板中,感应晶体管3的有源层图形可以与驱动晶体管的有源层图形2同层设置,此时需要两者在基板上的正投影互不重叠。或者,感应晶体管3的有源层图形也可以与驱动晶体管的有源层图形异层设置。当感应晶体管3的有源层图形与驱动晶体管的有源层图形2异层设置时,可以将感应晶体管3的有源层图形与驱动晶体管的有源层图形均设置在像素区域的长对角线的位置处,当然也可以设置在像素区域的其他位置,在此不作具体限定。
[0058]
为简化制备工艺,可以将感应晶体管3的有源层图形可以与驱动晶体管的有源层同层设置,当感应晶体管3的有源层图形可以与驱动晶体管的有源层同层设置时,感应晶体管3的有源层图形的长度小于驱动晶体管的有源层的长度。即首先保证驱动晶体管的导通稳定性,以实现对驱动电极1的驱动。
[0059]
具体地,在本公开实施例提供的阵列基板中,如图7所示,光敏器件4与驱动晶体管20在基板上的正投影互不重叠,避免两者的电信号之间相互干扰。光敏器件4利用像素区域内未被驱动晶体管20所占用的空间,实现感光功能。并且,与光敏器件4耦接的感应晶体管3可以设置于光敏器件4与基板之间,即光敏器件4的下方,以使像素区域的布局更紧凑。
[0060]
具体地,在本公开实施例提供的阵列基板中,位于像素区域内的驱动电极可以为透明驱动电极,透明驱动电极与驱动晶体管20的源漏电极中的之一电耦接;透明驱动电极可以位于光敏器件4背离基板的一侧,且在基板上的正投影覆盖光敏器件4,即透明驱动电极位于光敏器件4和驱动晶体管20的最上方膜层。
[0061]
基于同一发明构思,本公开实施例还提供了一种微全分析装置,包括上述任一实施例提供的阵列基板。
[0062]
具体地,在本公开实施例提供的微全分析装置中,如图8所示,还包括:与阵列基板30相对设置的光波导40,在阵列基板30与光波导40之间设置有容纳待分析物50的空间。
[0063]
具体地,在本公开实施例提供的微全分析装置中,该微全分析装置可以实现控制微量的液滴的移动、分离、聚合、化学反应和生物侦测等,各驱动电极将液滴移动到指定位置,光源经过光波导分离出不同波长的垂直光,从指定位置射出,光敏感应器件(可以是与感应晶体管耦接的光敏二极管)通过检测经过液滴之后的光来判断液滴的位置和成分等,其中该微全分析装置的具体工作原理与相关技术中的微全分析系统或装置是相同的,在此不再赘述。
[0064]
本公开实施例提供了一种阵列基板及微全分析装置,该阵列基板包括:基板,位于所述基板上由数据线和栅线交叉限定的多个像素区域,以及位于所述像素区域内的驱动晶体管;所述驱动晶体管包括有源层图形,所述有源层图形的延伸方向与所述栅线呈第一预设角度,且在所述第一预设角度方向上所述有源层图形斜跨所述像素区域;所述驱动晶体管的源漏电极在所述第一预设角度方向上与所述有源层图形耦接。通过将有源层图形的延伸方向与栅线呈第一预设角度进行设置,相比于将有源层的延伸方向与栅线平行设置可以增加有源层图形在延伸方向的长度,即增加了有源层图形的长宽比,并且占用像素区域的面积并未增大,从而实现在增加驱动晶体管的导通特性的同时有利于实现高像素设计。
[0065]
显然,本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样,倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开也意图包含这些改动和变型在内。

权利要求书

[权利要求 1]
一种阵列基板,其中,包括: 基板; 数据线和栅线,位于所述基板上,交叉限定多个像素区域; 驱动晶体管,位于所述像素区域内;所述驱动晶体管包括有源层图形,所述有源层图形的延伸方向与所述栅线呈第一预设角度,且在所述第一预设角度方向上所述有源层图形斜跨所述像素区域;所述驱动晶体管的源漏电极与所述有源层图形在所述第一预设角度方向上的两端耦接。
[权利要求 2]
如权利要求1所述的阵列基板,其中,所述像素区域为四边形,所述有源层图形的延伸方向与所述像素区域的对角线方向相同; 所述有源层图形与所述对角线之间的距离满足预设阈值。
[权利要求 3]
如权利要求2所述的阵列基板,其中,所述有源层图形沿所述像素区域的对角线方向延伸。
[权利要求 4]
如权利要求3所述的阵列基板,其中,所述像素区域为矩形。
[权利要求 5]
如权利要求3所述的阵列基板,其中,所述像素区域为平行四边形,所述有源层图形沿所述平行四边形的长对角线方向延伸。
[权利要求 6]
如权利要求1-5任一项所述的阵列基板,其中,还包括:位于所述像素区域内的感应晶体管; 所述感应晶体管的有源层图形的延伸方向与所述栅线呈第二预设角度,且在所述第二预设角度方向上所述感应晶体管的有源层图形斜跨所述像素区域; 所述感应晶体管的源漏电极与所述有源层图形在所述第二预设角度方向上的两端耦接。
[权利要求 7]
如权利要求6所述的阵列基板,其中,所述感应晶体管的有源层图形的延伸方向与所述驱动晶体管的有源层图形的延伸方向平行,且两者在所述基板上的正投影互不重叠。
[权利要求 8]
如权利要求6所述的阵列基板,其中,所述感应晶体管的有源层图形的长度小于所述驱动晶体管的有源层的长度。
[权利要求 9]
如权利要求6所述的阵列基板,其中,还包括:位于所述像素区域内的光敏器件,所述光敏器件与所述感应晶体管的源漏电极中的之一电耦接; 所述光敏器件与所述驱动晶体管在所述基板上的正投影互不重叠。
[权利要求 10]
如权利要求9所述的阵列基板,其中,还包括:位于所述像素区域内的透明驱动电极,所述透明驱动电极与所述驱动晶体管的源漏电极中的之一电耦接; 所述透明驱动电极位于所述光敏器件背离所述基板的一侧,且在所述基板上的正投影覆盖所述光敏器件。
[权利要求 11]
一种微全分析装置,其中,包括如权利要求1-10任一项所述的阵列基板。
[权利要求 12]
如权利要求11所述的微全分析装置,其中,还包括:与所述阵列基板相对设置的光波导,在所述阵列基板与所述光波导之间设置有容纳待分析物的空间。

附图

[ 图 1]  
[ 图 2]  
[ 图 3]  
[ 图 4]  
[ 图 5]  
[ 图 6]  
[ 图 7]  
[ 图 8]