Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 26.10.2021 at 12:00 PM CEST
Settings

Settings

Goto Application

1. WO2021056867 - DISPLAY PANEL AND DISPLAY DEVICE

Document

说明书

发明名称 0001  

技术领域

0002  

背景技术

0003   0004   0005  

发明概述

技术问题

0006  

技术解决方案

0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044  

有益效果

0045   0046  

附图说明

0047   0048   0049   0050   0051   0052   0053  

本发明的最佳实施方式

0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20  

附图

页1 

说明书

发明名称 : 显示面板及显示装置

[0001]
本申请要求于2019年09月27日提交中国专利局、申请号为201910922443.9、发明名称为“显示面板及显示装置”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。

技术领域

技术领域

[0002]
本揭示涉及显示技术领域,尤其涉及一种显示面板及显示装置。

背景技术

背景技术

[0003]
在液晶显示器不断向着低成本高品质方向发展的背景下,阵列基板行驱动(Gate Driver On Array,GOA)技术以其低成本和高集成度等优点得到了广泛的应用。
[0004]
显示面板中包括多个GOA驱动电路,在典型的GOA电路中,如时钟信号(CK)线上第二列第一个(T21)TFT分别连接时钟信号和像素的栅极(Gate)线,电路在工作时,往往会在T21的栅极和源极(Source)之间增加一个电容,即升压(Boost)电容,当GOA电路在输出时,由于耦合的作用,Boost电容会使T21的Gate的电位进一步的升高,从而提升了电路的输出能力。但是,一般的Boost电容值比较大,在电路设计时,Boost电容会占用很大的空间,使得GOA区域的宽度难以压缩,这样对窄边框产品的设计是非常不利的,也不利于产品成本的控制。
[0005]
因此需要对现有技术中的问题提出解决方法。

发明概述

技术问题

[0006]
综上所述,现有的GOA电路中,存在着Boost电容所占据的设计空间较大,GOA区域的宽度难以压缩,不利于窄边框产品的设计,并且生产成本高等问题。

技术解决方案

[0007]
本揭示提供一种显示面板及显示装置,以解决现有的GOA电路中,GOA区域较宽难以压缩,Boost电容所占据的设计空间较大,产品生产成本高等问题。
[0008]
为解决上述技术问题,本揭示实施例提供的技术方案如下:
[0009]
根据本揭示实施例的第一方面,提供了一种显示面板,包括:
[0010]
衬底基板;
[0011]
薄膜晶体管器件层,所述薄膜晶体管器件层设置在所述衬底基板上;
[0012]
钝化层,所述钝化层设置在所述薄膜晶体管器件层上;以及
[0013]
导电膜层,所述导电膜层设置在所述钝化层上;
[0014]
其中,所述导电膜层通过第一过孔与所述薄膜晶体管器件层中薄膜晶体管的栅极电连接,所述导电膜层与所述薄膜晶体管的源/漏极相对应的区域至少部分重叠并用以形成第一电容结构;
[0015]
所述第一过孔位于所述薄膜晶体管源极的一侧,所述第一过孔贯穿所述薄膜晶体管器件层和所述钝化层;所述导电膜层包括像素电极膜层。
[0016]
根据本揭示一实施例,所述导电膜层完全覆盖所述钝化层。
[0017]
根据本揭示一实施例,所述导电膜层设置在所述钝化层上并覆盖部分所述薄膜晶体管的所述源极。
[0018]
根据本揭示一实施例,所述显示面板还包括第二电容,所述薄膜晶体管的源/漏极与所述薄膜晶体管的栅极相对应的重叠区域形成所述第二电容。
[0019]
根据本揭示一实施例,所述第一电容与所述第二电容并联设置。
[0020]
根据本揭示一实施例,所述第一电容的电容值大于所述第二电容的电容值。
[0021]
根据本揭示一实施例,所述钝化层的厚度为1500Å~2500Å。
[0022]
根据本揭示实施例的第二方面,提供了一种显示面板,包括:
[0023]
衬底基板;
[0024]
薄膜晶体管器件层,所述薄膜晶体管器件层设置在所述衬底基板上;
[0025]
钝化层,所述钝化层设置在所述薄膜晶体管器件层上;以及
[0026]
导电膜层,所述导电膜层设置在所述钝化层上;
[0027]
其中,所述导电膜层通过第一过孔与所述薄膜晶体管器件层中薄膜晶体管的栅极电连接,所述导电膜层与所述薄膜晶体管的源/漏极相对应的区域至少部分重叠并用以形成第一电容结构。
[0028]
根据本揭示一实施例,所述第一过孔位于所述薄膜晶体管源极的一侧,所述第一过孔贯穿所述薄膜晶体管器件层和所述钝化层。
[0029]
根据本揭示一实施例,所述导电膜层完全覆盖所述钝化层。
[0030]
根据本揭示一实施例,所述导电膜层设置在所述钝化层上并覆盖部分所述薄膜晶体管的源极。
[0031]
根据本揭示一实施例,所述显示面板还包括第二电容,所述薄膜晶体管的源/漏极与所述薄膜晶体管的栅极相对应的重叠区域形成所述第二电容。
[0032]
根据本揭示一实施例,所述第一电容与所述第二电容并联设置。
[0033]
根据本揭示一实施例,所述第一电容的电容值大于所述第二电容的电容值。
[0034]
根据本揭示一实施例,所述导电膜层为像素电极膜层。
[0035]
根据本揭示一实施例,所述钝化层的厚度为1500Å~2500Å。
[0036]
根据本揭示的第三方面,还提供了一种显示装置,所述显示装置包括:
[0037]
衬底基板;
[0038]
薄膜晶体管器件层,所述薄膜晶体管器件层设置在所述衬底基板上;
[0039]
钝化层,所述钝化层设置在所述薄膜晶体管器件层上;以及
[0040]
导电膜层,所述导电膜层设置在所述钝化层上;
[0041]
其中,所述导电膜层通过第一过孔与所述薄膜晶体管器件层中薄膜晶体管的栅极电连接,所述导电膜层与所述薄膜晶体管的源/漏极相对应的区域至少部分重叠并用以形成第一电容结构。
[0042]
根据本揭示一实施例,所述第一过孔位于所述薄膜晶体管源极的一侧,所述第一过孔贯穿所述薄膜晶体管器件层和所述钝化层。
[0043]
根据本揭示一实施例,所述导电膜层完全覆盖所述钝化层。
[0044]
根据本揭示一实施例,所述导电膜层设置在所述钝化层上并覆盖部分所述薄膜晶体管的所述源极。

有益效果

[0045]
综上所述,本揭示实施例的有益效果为:
[0046]
本揭示提供一种新的薄膜晶体管及GOA驱动电路,通过在薄膜晶体管的结构中设置钝化层及氧化铟锡膜层,增加的钝化层及氧化铟锡膜层与其他膜层构成新的电容,使得GOA电路中的电容值进一步增大,进而将GOA区域的宽度进行压缩,减小其设计空间,实现窄边框产品的设计。

附图说明

[0047]
图1为现有设计的显示面板中的一级GOA电路的等效电路图;
[0048]
图2为图1中GOA电路图的部分平面设计图;
[0049]
图3为本揭示实施例的GOA电路的部分平面设计图;
[0050]
图4为图3中本揭示实施例的显示面板的截面结构示意图;
[0051]
图5为本揭示另一种实施例的GOA电路的部分平面设计图;
[0052]
图6为图5中本揭示另一种实施例的显示面板的截面结构示意图;
[0053]
图7为本揭示实施例的显示装置示意图。

本发明的最佳实施方式

[0054]
以下各实施例的说明是参考附加的图式,用以例示本揭示可用以实施的特定实施例。
[0055]
在本揭示的实施例中,如图1所示,图1为现有设计中的显示面板的一级GOA电路的等效电路图。图中时钟信号线上第二列第一个(T21)薄膜晶体管是GOA电路输出中最重要的器件,根据图中T21的连接关系,T21的TFT的源极与时钟信号线相连接,T21的TFT的漏极与栅极扫描线G(n)相连接,同时,为了提升GOA电路的输出能力,会在T21的栅极和源极之间增加一个电容,即图中的升压(Boost)电容100,在电路工作时,由于耦合作用,升压电容100会使T21的栅极上的电位进一步升高,使得GOA的电路的输出能力提高。
[0056]
如图2所示,图2为图1中GOA电路的部分平面设计图。其中包括第一时钟信号线(CK1)201、栅极扫描线200以及薄膜晶体管区域中的T21薄膜晶体管203。第一时钟信号线201与薄膜晶体管的漏极相连接。同时,图2中还包括GOA区域202,一般情况下,GOA电路中的升压电容100的电容值Cboost比较大,为了满足升压电容100的电容值,在设计时,GOA区域202的宽度D就会设置的较宽,而宽度D的数值越大,占据的设计空间就越大,这样对于窄边框产品的设计时非常不利的,因此,在设计时,需要尽可能的提高升压电容100的电容值,升压电容100的电容越大,所对应在GOA区域中的宽度D就越小,当宽度D的数值越小,面板的边框也变得较小,最终实现显示面板的窄边框设计。
[0057]
本揭示提供一种薄膜晶体管,在不改变现有GOA电路结构设计图的条件下,通过改变显示面板内部的结构来提高所述升压电容100的电容值,达到减小GOA宽度的效果。
[0058]
如图3所示,图3为本揭示实施例GOA电路的部分平面设计图。GOA电路中包括第一时钟信号线(CK1)301、栅极扫描线300以及T21薄膜晶体管303,其中还包括GOA区域302和设置在GOA区域302内的导电膜层304,所述导电膜层304可为像素电极膜层,所述像素电极膜层为氧化铟锡膜。以及T21薄膜晶体管303的栅极层305,多晶硅层306,设置在多晶硅层306上的源极307。在本实施例中,通过在GOA区域302内设置导电膜层304,以此来增大图1中的升压电容100的电容值Cboost。
[0059]
具体的,如图4所示,图4为图3中对应的本揭示实施例的显示面板的截面结构示意图。显示面板的结构包括:衬底基板400,设置在衬底基板400之上的栅极401,设置在栅极401之上的栅极绝缘层402,设置在栅极绝缘层402之上的多晶硅层405,以及薄膜晶体管的漏极406、源极407、设置在漏极405与源极407之间的沟道408。所述源极407和所述漏极406具有相同的材质,薄膜晶体管的栅极401、源/漏极、栅极绝缘层402以及多晶硅层405共同构成了一薄膜晶体管器件层。
[0060]
所述显示面板的结构中还包括钝化层403和导电膜层404。钝化层403设置在栅极绝缘层402之上,并且所述钝化层403完全覆盖所述多晶硅层405、源极407以及漏极406,在本揭示实施例中,导电膜层404位于钝化层403的一侧,只覆盖钝化层403的部分区域,未将钝化层403全部覆盖,钝化层403的材料包括绝缘材质。
[0061]
在本揭示实施例中,所述栅极绝缘层402上还设置有第一过孔409。所述第一过孔409位于所述薄膜晶体管漏极406的一侧,所述第一过孔409贯穿所述薄膜晶体管器件层和所述钝化层403。所述导电膜层404通过所述第一过孔409与所述薄膜晶体管的栅极401相连接,所述导电膜层404包括氧化铟锡膜层。
[0062]
在制备时,所述第一过孔409经过涂胶、曝光、显影、刻蚀等光刻工艺流程制备形成,所述栅极绝缘层402通过沉积工艺设置在栅极401上,栅极绝缘层402可以是SiOx、SiNx薄膜或叠层结构的薄膜。
[0063]
由于导电膜层404与源极407均为导电膜层,此时就相当于一个电容的上、下电极板,而钝化层403为绝缘介质,因此在导电膜层404与源极407两者相对应的重叠区域410之间会形成一个第一电容C1,同理,薄膜晶体管的栅极401、源极407与其栅极401三者相对应的重叠区域膜层之间会形成一个第二电容C2。第一电容C1与第二电容C2在连接上为并联的形式,此时,结合图1中的电路图,电路中的总的升压电容100的就变为第一电容C1与第二电容C2之和,升压电容100的电容值也变为两者电容值的和。从而使得整个显示面板内的电容值变大。由于电容值变大,因此,在设计时,其边框处的宽度D值就可相应的进行缩小。
[0064]
由于钝化层403的厚度较薄,钝化层403的膜厚在1500Å~2500Å,优选为2000Å;栅极绝缘层402的厚度较大,膜厚在3500Å~4050Å之间,优选为4000Å。即所述第一电容值大于第二电容的电容值。
[0065]
同时,电容值的大小会取决于导电膜层404与源极407之间相对的重叠区域410的面积,相对重叠区域410的面积越大,升压电容也会越大。
[0066]
由于本揭示实施例中的电容值要大于现有设计的显示面板中的电容值。因此,对应于图3中GOA电路平面图中,相对于现有设计,本揭示实施例中升压电容的上下两个电极的面积就可以变小,即GOA区域302中的宽度能进行压缩,进一步的减小D1的宽度值,从而实现了窄边框的产品设计。
[0067]
如图5所示,图5为本揭示另一种实施例的GOA电路的部分平面设计图。在本揭示实施例中,如图5所示,第一时钟信号线(CK1)501与薄膜晶体管的源极相连接、栅极扫描线500与薄膜晶体管的漏极相连接,保证薄膜晶体管信号的正常输入和输出。像素电极504覆盖整个GOA电路的设计空间。
[0068]
具体的,如图6所示,图6为图5中本揭示另一种实施例的显示面板的截面结构示意图。像素电极604完全覆盖整个钝化层603。显示面板的其他膜层结构设置同图4中的结构,自下而上依次设置衬底基板600、栅极601、栅极绝缘层602以及多晶硅层605、源极607和漏极606,具体结构这里不再详细描述。根据图4中形成升压电容的原理,同理可知,在本揭示实施例中,在显示面板内形成的第一重叠区域610以及第二重叠区域611,第一重叠区域610为像素电极604与像素电极604相对应的薄膜晶体管的源极607形成的重叠区域,这一第一重叠区域610构成了第一电容C1,上下两导电膜层分别为第一电容C1的上下极板,同理,薄膜晶体管的源极607与薄膜晶体管的栅极601相对应的第二重叠区域611构成了显示面板的第二电容C2,图中第一重叠区域610与第二重叠区域611只是整个显示面板的一部分示意,其它区域内的相对应的膜层之间形成的重叠部分均为本揭示实施例中的第一电容C1和第二电容C2。
[0069]
在结构以及连接关系上,实施例中的第一电容C1与第二电容C2为并联的结构,因此,显示面板内的总电容值就变为C=C1+C2,进而,通过增加一层导电膜层,增加了显示面板内的整个电容值,具体的对应到其平面布置图5上,由于此时像素电极604的面积变得更大,当像素电极604与栅极601以及钝化层603三者形成第一电容时,相互间相对应的重叠面积会更多,第一电容的电容值会变得更大。
[0070]
因此,其侧边处的宽度D2的值就会进一步变小,在较小的宽度D2情况下,就可满足显示面板的电容值。对应于图5中的GOA电路设计时,GOA区域能再进一步的压缩,宽度D2变得更小,更有利于窄边框产品的设计。因此,根据上述各个不同的实施例,其GOA区域的宽度大小关系为D>D1>D2,即当导电膜层覆盖的钝化层的区域越多,其边缘处的宽度D就会越小。
[0071]
本揭示实施例还提供一种显示装置,所述显示装置中包括本揭示实施例提供的显示面板。如图7所示,图7为本揭示实施例的显示装置示意图。在本揭示实施例的显示装置700中,显示装置700内部包括本揭示实施例提供的显示面板701,其中,显示面板701中驱动电路的升压电容的电容值比现有设计中的升压电容的电容值都大,这样,在GOA电路布局时,GOA区域所占据的设计空间更小。
[0072]
以上对本揭示实施例所提供的一种显示面板及显示装置进行了详细介绍,以上实施例的说明只是用于帮助理解本揭示的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,而这些修改或者替换,并不使相应技术方案的本质脱离本揭示各实施例的技术方案的范围。

权利要求书

[权利要求 1]
一种显示面板,包括: 衬底基板; 薄膜晶体管器件层,所述薄膜晶体管器件层设置在所述衬底基板上; 钝化层,所述钝化层设置在所述薄膜晶体管器件层上;以及 导电膜层,所述导电膜层设置在所述钝化层上; 其中,所述导电膜层通过第一过孔与所述薄膜晶体管器件层中薄膜晶体管的栅极电连接,所述导电膜层与所述薄膜晶体管的源/漏极相对应的区域至少部分重叠并用以形成第一电容结构; 所述第一过孔位于所述薄膜晶体管源极的一侧,所述第一过孔贯穿所述薄膜晶体管器件层和所述钝化层;所述导电膜层包括像素电极膜层。
[权利要求 2]
根据权利要求1所述的显示面板,其中所述导电膜层完全覆盖所述钝化层。
[权利要求 3]
根据权利要求1所述的显示面板,其中所述导电膜层设置在所述钝化层上并覆盖部分所述薄膜晶体管的所述源极。
[权利要求 4]
根据权利要求1所述的显示面板,其中所述显示面板还包括第二电容,所述薄膜晶体管的源/漏极与所述薄膜晶体管的栅极相对应的重叠区域形成所述第二电容。
[权利要求 5]
根据权利要求4所述的显示面板,其中所述第一电容与所述第二电容并联设置。
[权利要求 6]
根据权利要求4所述的显示面板,其中所述第一电容的电容值大于所述第二电容的电容值。
[权利要求 7]
根据权利要求1所述的显示面板,其中所述钝化层的厚度为1500Å~2500Å。
[权利要求 8]
一种显示面板,包括: 衬底基板; 薄膜晶体管器件层,所述薄膜晶体管器件层设置在所述衬底基板上; 钝化层,所述钝化层设置在所述薄膜晶体管器件层上;以及 导电膜层,所述导电膜层设置在所述钝化层上; 其中,所述导电膜层通过第一过孔与所述薄膜晶体管器件层中薄膜晶体管的栅极电连接,所述导电膜层与所述薄膜晶体管的源/漏极相对应的区域至少部分重叠并用以形成第一电容结构。
[权利要求 9]
根据权利要求8所述的显示面板,其中所述第一过孔位于所述薄膜晶体管源极的一侧,所述第一过孔贯穿所述薄膜晶体管器件层和所述钝化层。
[权利要求 10]
根据权利要求8所述的显示面板,其中所述导电膜层完全覆盖所述钝化层。
[权利要求 11]
根据权利要求8所述的显示面板,其中所述导电膜层设置在所述钝化层上并覆盖部分所述薄膜晶体管的所述源极。
[权利要求 12]
根据权利要求8所述的显示面板,其中所述显示面板还包括第二电容,所述薄膜晶体管的源/漏极与所述薄膜晶体管的栅极相对应的重叠区域形成所述第二电容。
[权利要求 13]
根据权利要求12所述的显示面板,其中所述第一电容与所述第二电容并联设置。
[权利要求 14]
根据权利要求12所述的显示面板,其中所述第一电容的电容值大于所述第二电容的电容值。
[权利要求 15]
根据权利要求8所述的显示面板,其中所述导电膜层为像素电极膜层。
[权利要求 16]
根据权利要求8所述的显示面板,其中所述钝化层的厚度为1500Å~2500Å。
[权利要求 17]
一种显示装置,包括: 衬底基板; 薄膜晶体管器件层,所述薄膜晶体管器件层设置在所述衬底基板上; 钝化层,所述钝化层设置在所述薄膜晶体管器件层上;以及 导电膜层,所述导电膜层设置在所述钝化层上; 其中,所述导电膜层通过第一过孔与所述薄膜晶体管器件层中薄膜晶体管的栅极电连接,所述导电膜层与所述薄膜晶体管的源/漏极相对应的区域至少部分重叠并用以形成第一电容结构。
[权利要求 18]
根据权利要求17所述的显示装置,其中所述第一过孔位于所述薄膜晶体管源极的一侧,所述第一过孔贯穿所述薄膜晶体管器件层和所述钝化层。
[权利要求 19]
根据权利要求17所述的显示装置,其中所述导电膜层完全覆盖所述钝化层。
[权利要求 20]
根据权利要求17所述的显示装置,其中所述导电膜层设置在所述钝化层上并覆盖部分所述薄膜晶体管的所述源极。

附图