Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020138161 - ISOLATED BIDIRECTIONAL DC/DC CONVERTER AND CONTROL METHOD THEREFOR

Document

明 細 書

発明の名称 絶縁型の双方向DC/DCコンバータおよびその制御方法

技術分野

0001  

背景技術

0002   0003   0004   0005   0006   0007   0008   0009   0010  

先行技術文献

特許文献

0011  

非特許文献

0012  

発明の概要

発明が解決しようとする課題

0013   0014   0015  

課題を解決するための手段

0016   0017   0018   0019  

発明の効果

0020  

図面の簡単な説明

0021  

発明を実施するための形態

0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061  

産業上の利用可能性

0062  

符号の説明

0063  

請求の範囲

1   2   3   4   5   6  

図面

1   2   3   4   5   6   7   8   9   10   11  

明 細 書

発明の名称 : 絶縁型の双方向DC/DCコンバータおよびその制御方法

技術分野

[0001]
 本発明は、絶縁型双方向DC/DCコンバータに関する。

背景技術

[0002]
 電気的絶縁と電圧整合手段として、小型・軽量の高周波トランス(以下、単にトランスという)を使用した絶縁型の双方向DC/DCコンバータが注目されている。双方向DC/DCコンバータは、2台の単相フルブリッジ回路(Hブリッジ回路ともいう)をトランス102を介して接続する回路構成に特徴があり、大電力用途に適している(非特許文献1~3)。双方向DC/DCコンバータは、その回路構成から、DAB(Dual-Active-Bridge)コンバータとも称される。DABコンバータは、各ブリッジ回路の対角スイッチを同時にスイッチングすることによってデューティ比50%の方形波電圧を、トランスの1次巻線および2次巻線に発生させる。そしてブリッジ回路間の位相差を制御することによって伝送電力を調整できる。この場合、各ブリッジはゼロ電圧スイッチング(ZVS:Zero-Voltage Switching)動作が可能になり、高効率な電力伝送が実現できる。しかし、低出力領域では、不完全ZVS動作に伴うスイッチング損失(スナバ損失)が増加し、変換効率が低下するという問題がある(非特許文献3,4)。
[0003]
 また、DABコンバータにパルス幅変調(PWM: Pulse-Width-Modulation)制御を組み合わせる提案もなされている(非特許文献5,6)これはブリッジ回路のレグ間に位相差を設けることで、電流実効値を低減しつつ伝送電力を調整しようとするものである。これは小容量DABコンバータを対象にしたもので、低出力領域では不完全ZVS動作となり、損失低減よりも制御性を優先させた考え方である。
[0004]
 低出力領域の損失低減を重視した電力調整手法として間欠運転がある。これは電力伝送非伝送期間(休止期間)を設け、伝送電力を平均的に調整しようとするもので、バーストモード(Burst Mode)とも呼ばれている(非特許文献7~10)。
[0005]
 DABコンバータは、主として、トランスと、トランスの1次巻線と接続される第1フルフルブリッジ回路、2次巻線と接続される第2フルブリッジ回路を備える。
[0006]
 図1は、従来の間欠運転を説明する波形図である。v ac1,v ac2は、DABコンバータのトランスの1次側、2次側の電圧波形(フルブリッジ回路の出力電圧)を表す。
[0007]
 間欠運転では、第1フルブリッジ回路、第2フルブリッジ回路をスイッチングする伝送期間と、それらのスイッチングを停止する非伝送期間を交互に繰り返す。伝送期間と非伝送期間の長さは、パラメータm,nを用いて以下のように規定される。
 伝送期間 δ+2πm
 非伝送期間 2πn
 運転周期は、伝送期間と非伝送期間の合計であるから、2π(m+n)+δとなる。
[0008]
 パラメータmは、任意の実数を選ぶことができるが、トランスの磁気飽和を防ぐため0.5の自然数倍(m=0.5,1.0,1.5…)が選択される。mが非整数の場合(m=0.5,1.5,2.5,…)、伝送期間の波形は、半波で区切られることとなる。たとえばm=0.5とすれば、ある伝送期間において、正の半波が、次の伝送期間において負の半波が発生する。
[0009]
 間欠運転では、パラメータnを変化させることにより伝送電力を調整することができ、出力電力は式(1)で与えられる。
[数1]


 V D1…第1フルブリッジ回路の直流電圧
 V D2…第2フルブリッジ回路の直流電圧
 f…スイッチング周波数
 L…1次側換算のインダクタンスとトランスの漏れインダクタンスの合成インダクタンス
 N…トランスの巻線比
[0010]
 P conは、電力フローの方向と大きさを表しており、1次側と2次側のフルブリッジ回路の位相差δをパラメータとして式(2)で与えられる。
[数2]


先行技術文献

特許文献

[0011]
特許文献1 : 特開2017-130997号公報

非特許文献

[0012]
非特許文献1 : R. W. D. Doncker, D. M. Divan, M. H. Kheraluwala: “A three-phase soft-switched high-power-density dc/dc converter for high-power applications, ” IEEE Trans. Ind. Appl., Vol. 27, No. 1, pp. 63-73, (1991-1)
非特許文献2 : M. H. Kheraluwala, R. W. Gascoigne, D. M. Divan, E. D. Baumann:“Performance characterization of a high-power dual active bridge dc-todc converter, ” IEEE Trans. Ind. Appl., Vol. 28, No. 6, pp. 1294-1301,(1992-11)
非特許文献3 : S. Inoue, H. Akagi: “Operating voltage and loss analysis of a bidirectional isolated dc/dc converter,” IEEJ Trans. Ind. Appl., Vol. 127, No. 2, pp. 189-197, (2007-5)
非特許文献4 : T. Yamagishi, H. Akagi: “A 750-V, 100-kW, 20-kHz bidirectional isolated dc/dc converter using SiC-MOSFET/SBD modules,” IEEJ Trans. Ind. Appl., Vol. 134, No. 5, pp. 544-553, (2014-5)
非特許文献5 : A. K. Jain, R. A. Ayyanar: “PWM control of dual active bridge: comprehensive analysis and experimental verification,” IEEE Trans. Power Electron., Vol. 26, No. 4, pp. 1215-1227, (2011-4)
非特許文献6 : G. G. Oggier, G. O. Garcia, A. R. Oliva: “Switching control strategy to minimize dual active bridge converter losses,” IEEE Trans. Power Electron., Vol. 24, No. 7, pp. 1826-1838, (2009-7)
非特許文献7 : A. Rodriguez, A. Vazquez, D. G. Lamar, M. M. Hernando, J. Sebastian:“Different purpose design strategies and techniques to improve the performance of a dual active bridge with phase-shift control,” IEEE Trans. Power Electron., Vol. 30, No. 2, pp. 790-804, (2015-2)
非特許文献8 : G. G. Oggier, M. Ordonez: “High-Efficiency DABConverter Using Switching Sequences and Burst Mode,” IEEE Trans. Power Electron., Vol. 31, No. 3, pp. 2069-2082, (2016-3)
非特許文献9 : H. Fujita, H. Akagi: “Pulse-density-modulated power control of a 4 kW,450 kHz voltage-source inverter for induction melting applications,” IEEE Trans. Ind. Applicat., Vol. 32, No. 2, pp. 279-286, Mar/Apr 1996
非特許文献10 : H. Fujita, H. Akagi: “Control and performance of a pulse-density modulated series-resonant inverter for corona discharge processes,” IEEE Trans. Ind. Applicat., Vol. 35, No. 3, pp. 621-627, May/Jun 1999

発明の概要

発明が解決しようとする課題

[0013]
 本発明者は、DABコンバータに間欠運転を適用するにあたり、以下の課題を認識するに至った。
[0014]
 従来の間欠運転では、非伝送期間の間、インダクタンス電流をゼロとしていた。そのため、1次側、2次側ともに、ブリッジ回路を構成するスイッチ(トランジスタ)を電圧が非ゼロの状態でスイッチングさせるハードスイッチングが発生しており、スイッチング損失が発生した。双方向DC/DCコンバータのさらなる効率改善のためには、スイッチング損失の低減が求められる。
[0015]
 本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、効率を改善した絶縁型の双方向DC/DCコンバータの提供にある。

課題を解決するための手段

[0016]
 本発明のある態様は、絶縁型の双方向DC/DCコンバータに関する。双方向DC/DCコンバータは、トランスと、トランスの1次巻線と接続される第1フルブリッジ回路と、トランスの2次巻線と接続される第2フルブリッジ回路と、第1フルブリッジ回路および第2フルブリッジ回路を制御するコントローラと、を備える。コントローラは、伝送期間と非伝送期間を交互に発生させる間欠運転を実施し、非伝送期間の間、インダクタンス電流を流すことにより、ゼロ電圧スイッチングを行う。
[0017]
 非伝送期間の間、第1、第2フルブリッジ回路それぞれにおいて、上アームのスイッチのペアおよび下アームのスイッチの一方がペアが導通してもよい。
[0018]
 伝送期間は、第1、第2フルブリッジ回路それぞれの第1の対角に位置するスイッチのペアが導通する状態、第1、第2フルブリッジ回路それぞれの第2の対角に位置するスイッチのペアが導通する状態、第1、第2フルブリッジ回路それぞれの第1の対角に位置するスイッチのペアが導通する状態、を少なくとも1回含んでもよい。
[0019]
 本発明の別の態様は、絶縁型の双方向DC/DCコンバータである。この絶縁型の双方向DC/DCコンバータは、トランスと、トランスの1次巻線と接続される第1フルブリッジ回路と、トランスの2次巻線と接続される第2フルブリッジ回路と、第1フルブリッジ回路および第2フルブリッジ回路を制御するコントローラと、を備える。第1フルブリッジ回路と第2フルブリッジ回路はそれぞれ、上アームの第1スイッチおよび下アームの第2スイッチを含む第1レグと、上アームの第3スイッチおよび下アームの第4スイッチを含む第2レグと、を含む。第1スイッチ、第4スイッチがオンである状態を第1状態、第2スイッチ、前記第3スイッチがオンである状態を第2状態、第1スイッチ、第3スイッチがオンである状態を第3状態、第2スイッチ、第4スイッチがオンである状態を第4状態、とするとき、コントローラは、第2状態、第1状態、第2状態、第3状態、第2状態、第1状態、第2状態、第4状態を、順に繰り返す。

発明の効果

[0020]
 本発明のある態様によれば、スイッチング損失を低減できる。

図面の簡単な説明

[0021]
[図1] 従来の間欠運転を説明する波形図である。
[図2] 実施の形態に係る双方向DC/DCコンバータの回路図である。
[図3] 図2の双方向DC/DCコンバータの1次側換算の等価回路図である。
[図4] 図2の双方向DC/DCコンバータの動作波形図である。
[図5] 図5(a)、(b)は、従来の間欠運転(旧間欠方式)と、実施の形態に係る間欠運転(新間欠方式)を示す波形図である。
[図6] 実験に用いたパラメータを示す図である。
[図7] 電流連続モード間欠運転において測定された波形図である。
[図8] 電流連続モード間欠運転において測定された波形図である。
[図9] 図9(a)、(b)は、電流不連続モード間欠運転、電流連続モード間欠運転において測定された波形図である。
[図10] 実験により得られた出力電力Pと全損失P lossの関係を示す図である。
[図11] 出力電力Pと効率ηの関係を示す図である。

発明を実施するための形態

[0022]
 以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
[0023]
 本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
[0024]
 また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。
[0025]
 図2は、実施の形態に係る双方向DC/DCコンバータの回路図である。双方向DC/DCコンバータ100は、トランス102、第1フルブリッジ回路104、第2フルブリッジ回路106およびコントローラ110を備える。
[0026]
 トランス102は、1次巻線W1および2次巻線W2を有する。1次巻線W1と2次巻線W2の巻線比はN:1である。第1フルブリッジ回路104の交流端子は、インダクタL a1を介してトランス102の1次巻線W1と接続され、第2フルブリッジ回路106の交流端子は、インダクタL a2を介してトランス102の2次巻線W2と接続される。
[0027]
 第1フルブリッジ回路104は、第1スイッチSW11~第4スイッチSW14を含む。第1スイッチSW11と第2スイッチSW12は第1レグを形成し、第3スイッチSW13と第4スイッチSW14は第2レグを形成する。各スイッチSW1x(x=1,2,3,4)と並列に、スナバコンデンサC1xが設けられる。
[0028]
 同様に第2フルブリッジ回路106は、第1スイッチSW21~第4スイッチSW24を含み、第1スイッチSW21と第2スイッチSW22は第1レグを形成し、第3スイッチSW23と第4スイッチSW24は第2レグを形成する。各スイッチSW2xと並列にスナバコンデンサC2xが設けられる。スイッチSWは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やIGBT(Insulated-Gate Bipolar Transistor)などのトランジスタを用いることができる。トランジスタ素子の種類は、要求される耐圧や、定格容量にもとづいて選択すればよい。後述のように、本実施の形態では、非伝送期間の間に、インダクタンスに電流を流し続けるため、スイッチにおいて導通損失が発生する。高効率化のためには、導通損失は低減することが望ましく、この観点において、ドレインソース間の電圧降下が小さいSiCパワートランジスタが好適である。
[0029]
 なおスイッチSWと並列に、カソードが高電位側となるように還流ダイオード(フライホイルダイオード)が必要となるが、MOSFETを用いる場合、そのボディダイオードを還流ダイオードとして使用することもできる。
[0030]
 第1フルブリッジ回路104の直流端子側には、キャパシタC1が接続され、第2フルブリッジ回路106の直流端子側には、キャパシタC2が接続される。なお双方向DC/DCコンバータ100は、双方向に電力を伝送可能であるが、以下では説明の便宜のため、第1フルブリッジ回路104側を入力として電源200が接続され、第2フルブリッジ回路106側を出力として負荷202が接続されるものとする。電源200の電圧をV D1、負荷202に生ずる電圧をV D2とする。逆方向で動作させる場合、以下の説明において、入力と出力を入れかえればよい。
[0031]
 コントローラ110は、第1フルブリッジ回路104のスイッチSW11~SW14および第2フルブリッジ回路106のスイッチSW21~SW24を制御する。
[0032]
 具体的には、第1フルブリッジ回路104に関して、コントローラ110は伝送期間の間、所定の周波数(スイッチング周波数f sw=1/t sw)で、対角に配置されるペアSW11,SW14がオンの状態(第1状態φ )と、対角に配置される別のペアSW12,SW13がオンの状態(第2状態φ )と、をデューティ比50%で交互に繰り返す。このとき、第1フルブリッジ回路104の交流端子の電圧v ac1は、スイッチング周波数f SW、デューティ比50%の矩形波となる。第2フルブリッジ回路106に関しても同様であり、コントローラ110は伝送期間の間、スイッチング周波数f swで、対角に配置されるペアSW21,SW24がオンの状態と、対角に配置される別のペアSW22,SW23がオンの状態と、をデューティ比50%で交互に繰り返す。このとき、第2フルブリッジ回路106の交流端子の電圧v ac2もまた、スイッチング周波数f SW、デューティ比50%の矩形波となる。
[0033]
 図3は、図2の双方向DC/DCコンバータ100の1次側換算の等価回路図である。図2において配線抵抗、トランス102の励磁インダクタンス、トランス102と外付けインダクタL a1,L a2の鉄損、銅損を無視すると、トランス102およびインダクタL a1,L a2は、単一のインダクタLとして表される。このインダクタLは図2のインダクタL a1,L a2の1次側換算のインダクタンス(L a1+N a2)と、トランス102の漏れインダクタンスlの合成インダクタンスを表す。
 L=(L a1+N a2)+l
 言い換えれば、このインダクタンスLの値が適切な値L optになるように、外付けのインダクタL a1,L a2ならびにトランス102が設計される。一般的には、lが小さくなるようにトランス102を設計し、適切なL optが得られるようにL a1,L a2を設計することができる。なお、L opt=lとなるようにトランス102が設計可能である場合、外付けのインダクタL a1,L a2は省略可能である。
[0034]
 また図2において、電圧V D1,V D2は一定であり、スイッチSWは理想スイッチとみなし、スイッチングの遅延およびデッドタイムはないものとする。このとき第1フルブリッジ回路104および第2フルブリッジ回路106はそれぞれ、スイッチング周波数f SW、デューティ比50%の矩形波交流電圧を発生する理想電圧源204,206として表される。電圧源204は、インダクタLの一端に、振幅v ac1の交流矩形電圧を印加する。電圧源206は、インダクタLの他端に、振幅N×v ac2の交流矩形電圧を印加する。Nはトランス102の巻線比である。
[0035]
 図2に戻り、伝送電力の制御について説明する。コントローラ110は、伝送期間と非伝送期間が交互に発生する間欠運転によって電力を調節可能に構成される。
[0036]
 間欠運転の基本についてはすでに説明した通りであり、第1フルブリッジ回路104、第2フルブリッジ回路106をスイッチングする伝送期間と、それらのスイッチングを停止する非伝送期間を交互に繰り返す。
[0037]
 本実施の形態において、コントローラ110は、非伝送期間の間、インダクタンス電流を流すことにより、ゼロ電圧スイッチングZVSを行う。つまり双方向DC/DCコンバータ100を電流連続モード(CCM:Continuous-Current Mode)で動作させる。
[0038]
 具体的には、非伝送期間の間、第1フルブリッジ回路104(第2フルブリッジ回路106)それぞれにおいて、上アームのスイッチのペアSW11,SW13(SW21,SW23)と、下アームのスイッチのペアSW12,SW14(SW22,SW24)の一方を導通させることにより、インダクタンス(トランス102)に電流を流し続けることができる。
[0039]
 以上が双方向DC/DCコンバータ100の構成である。続いてその動作を説明する。
[0040]
 図4は、図2の双方向DC/DCコンバータ100の動作波形図である。双方向DC/DCコンバータ100は、伝送期間と非伝送期間を交互に繰り返す。伝送期間は、第1状態φ および第2状態φ を含む。非伝送期間は、第3状態φ または第4状態φ を含む。
[0041]
 第1状態φ ~第4状態φ4は以下の通りである。
 第1状態φ =第1スイッチSW#1、第4スイッチSW#4がオン、残りがオフ
 第2状態φ =第2スイッチSW#2、第3スイッチSW#3がオン、残りがオフ
 第3状態φ =第1スイッチSW#1、第3スイッチSW#3がオン、残りがオフ
 第4状態φ =第2スイッチSW#2、第4スイッチSW#4がオン、残りがオフ
[0042]
 図4の例では、各伝送期間において、第1フルブリッジ回路104は、1回(m=1)、スイッチングする。つまり、コントローラ110は、第2状態φ 、第1状態φ 、第2状態φ 、第3状態φ 、第2状態φ 、第1状態φ 、第2状態φ 、第4状態φ を、順に周期的に繰り返す。
[0043]
 第2フルブリッジ回路106が第2状態φ から第1状態φ に遷移するタイミング(位相)は、第1フルブリッジ回路104が第2状態φ から第1状態φ に遷移するタイミングに比べて、位相差δ遅れている。
[0044]
 一方、第2フルブリッジ回路106が第2状態φ から第3状態φ に遷移するタイミング(位相)は、第1フルブリッジ回路104が第2状態φ から第3状態φ に遷移するタイミングに比べて、位相差2×δ遅れている。
[0045]
 伝送期間と非伝送期間の長さは、パラメータm,nを用いて以下のように規定される。
 伝送期間  2πm
 非伝送期間 2πn
 運転周期は、伝送期間と非伝送期間の合計であるから、2π(m+n)となる。ただし、2π=t swである。
[0046]
 間欠運転では、パラメータnを変化させることにより伝送電力を調整することができ、出力電力は式(1)で与えられる。
[0047]
 図5(a)、(b)は、従来の間欠運転(旧間欠方式、電流不連続モード間欠運転という)と、実施の形態に係る間欠運転(新間欠方式、電流連続モード間欠運転という)を示す波形図である。図5(a)に示すように従来では、非伝送期間の間、電流i ac1はゼロであり、1次側、2次側それぞれにおいてハードスイッチングHSが発生している。
[0048]
 これに対して、本実施の形態では、図5(b)に示すように、非伝送期間において、電流i ac1は非ゼロであり、1次側、2次側において、ゼロ電圧スイッチングZVSが実現されている。
[0049]
 以上が双方向DC/DCコンバータ100の動作である。この双方向DC/DCコンバータ100によれば、ゼロ電圧スイッチングZVSによって、スイッチング損失を低減することができ、全体の損失を低減することができる。
[0050]
 一般的な知見によれば、電流連続モードは、導通損失が増加するため、トータルの効率を低下させるものと考えられる。しかしながらゼロ電圧スイッチングZVSによるスイッチング損失の減少が、導通損失の増加を上回り、トータルの損失を低減することに成功している。これは当業者の容易に予測不能な効果であるといえる。
[0051]
 続いて、実験結果を説明する。この実験では、トランスの巻線比を1:1とし、V DC1=V DC2としている。さらに図2の負荷202を取り外し、2次側の第2フルブリッジ回路106の直流出力を、第1フルブリッジ回路104の直流入力に帰還接続して測定を行った。1次側の電源200からは、系の損失に相当するパワーP lossが投入されることとなる。図6は、実験に用いたパラメータを示す図である。変圧器はノーカットコアを採用し、磁性材料には最新の厚さ14ミクロンのナノ結晶軟磁性材料(日立金属、商品名「ファインメット」)を使用した。フルブリッジ回路は、三菱電機社製のFMF400BX-24A(1.2kV、400AのSiC-MOSFET/SBD 4-in-1モジュール)を2個使用した。
[0052]
 図7および図8は、実施の形態に係る間欠運転において測定された波形図である。図7は、定格出力P=100kW、δ=17.4°の条件で運転したときの波形を示す。このときの全損失はP loss=752W、効率はη=99.2%であった。図8は、P=10kWにおいて、最高効率点であるP con=34.4kW、δ=5°の条件で運転したときの波形を示す。このときの全損失はP loss=166W、効率はη=99.5%であった。
[0053]
 図9(a)、(b)は、電流不連続モード間欠運転、電流連続モード間欠運転において測定された波形図である。波形は、最高効率点を与える出力電力P=10kW、P con=34.4kWのものが示される。図9(b)に示すように、電流連続モード間欠運転の導入により、電力伝送休止期間中に30Aの電流が還流し、正常な動作が確認できる。
[0054]
 図10は、実験により得られた出力電力Pと全損失P lossの関係を示す図であり、図11は、出力電力Pと効率ηの関係を示す図である。比較のために、電流連続モード間欠運転(CCM Intermittent)、電流不連続モード間欠運転(DCM Intermittent)および連続運転(Continuous)での特性をまとめて示す。
[0055]
 連続運転では、P=100kWにおいて全損失P loss=752W、変換効率η=992.%であった。出力電力P=34.4kWにおいて最高効率η MAX=99.5%を達成している。P=34.4kW以下の領域では、不完全ZVSとなり、スイッチング損失が増大する。
[0056]
 電流不連続モード間欠運転では、P=10kWにおいて、P loss=158W,η=94.4%、電流連続モード間欠運転では、P=10kWにおいて、P loss=87W,η=99.1%となり、71Wの損失低減、0.7%の効率改善が達成されている。図10に示す破線は全損失の線形近似直線であり、P=P conまで外挿することで、n=0の場合、つまり間欠運転で休止期間(非電力伝送期間)がないと仮定した場合の全損失を推定できる。間欠運転で休止期間がない場合の全損失と、連続運転時の全損失の差分は矢印で示されており、この差分は、スイッチング損失による損失の増加分と理解される。電流不連続モード間欠運転では約364W、電流連続モード間欠運転では約51Wであり、313Wの損失低減が達成されている。
[0057]
 この損失低減分は、電力伝送開始時と終了時のZVS達成によるスイッチング損失低減分であり、残りの損失分は、4回のZVSによる損失である。電流連続モード間欠運転では、極低出力領域において還流電流による導通損失が支配的となる。電流還流による導通損失は近似直線をP=0まで外挿することで推定でき、約31Wとなった。本実験では、低オン抵抗(ドレインソース間4.15mΩ)のSiC-MOSFETを使用しているため、導通損失は極めて小さくなっており、約3kWの極低出力領域まで、電流連続モード間欠運転の方が、電流不連続モード間欠運転と比べて高効率が得られている。したがって電流連続モード間欠運転は、ビルトイン電圧を原理的に有するIGBTよりもビルトイン電圧がなく、かつ低オン抵抗のSiC-MOSFETとの組み合わせにおいて特にその効果を発揮すると言える。
[0058]
 ゼロ電圧スイッチングZVSとDABとの組み合わせは、非特許文献3、4に示されるようには公知である。ただし、これらの文献では、低出力領域では、不完全ZVS動作に伴うスイッチング損失(スナバ損失)が増加し、変換効率が低下するという問題が解決できていない。これに対して、本実施の形態(新間欠運転)では、出力電力を1kW程度まで低下させたとしても、ハードスイッチングをともなう従来の旧間欠運転の効率を下回らず、高効率が維持されている。つまり本実施の形態では、幅広い出力範囲において、高効率を達成できており、これは従来技術から予測不能な効果である。
[0059]
 実施の形態では、単相フルブリッジ回路104、106を備えるDABを説明したが本発明はそれに限定されず、3相フルブリッジ回路および三相トランスを備えるDABにも本発明は適用可能である。
[0060]
 実施の形態では、非伝送期間において第3状態φ3と第4状態φ4を交互に用いたが、第3状態φ3のみ、あるいは第4状態φ4のみを用いてもよい。
[0061]
 実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

産業上の利用可能性

[0062]
 本発明は、パワーエレクトロニクスに利用できる。

符号の説明

[0063]
100…双方向DC/DCコンバータ
102…トランス
W1…1次巻線
W2…2次巻線
L1…漏れインダクタンス
104…第1フルブリッジ回路
106…第2フルブリッジ回路
110…コントローラ。

請求の範囲

[請求項1]
 トランスと、
 前記トランスの1次巻線と接続される第1フルブリッジ回路と、
 前記トランスの2次巻線と接続される第2フルブリッジ回路と、
 前記第1フルブリッジ回路および前記第2フルブリッジ回路を制御するコントローラと、
 を備え、
 前記コントローラは、伝送期間と非伝送期間を交互に発生させる間欠運転を実施し、前記非伝送期間の間、インダクタンス電流を流すことにより、ゼロ電圧スイッチングを行うことを特徴とする絶縁型の双方向DC/DCコンバータ。
[請求項2]
 前記非伝送期間の間、前記第1、第2フルブリッジ回路それぞれにおいて、上アームのスイッチのペアおよび下アームのスイッチのペアの一方が導通することを特徴とする請求項1に記載の絶縁型の双方向DC/DCコンバータ。
[請求項3]
 前記伝送期間は、
 前記第1、第2フルブリッジ回路それぞれの第1の対角に位置するスイッチのペアが導通する状態、
 前記第1、第2フルブリッジ回路それぞれの第2の対角に位置するスイッチのペアが導通する状態、
 前記第1、第2フルブリッジ回路それぞれの第1の対角に位置するスイッチのペアが導通する状態、
 を、少なくとも1回含むことを特徴とする請求項1または2に記載の絶縁型の双方向DC/DCコンバータ。
[請求項4]
 トランスと、
 前記トランスの1次巻線と接続される第1フルブリッジ回路と、
 前記トランスの2次巻線と接続される第2フルブリッジ回路と、
 前記第1フルブリッジ回路および前記第2フルブリッジ回路を制御するコントローラと、
 を備え、
 前記第1フルブリッジ回路と前記第2フルブリッジ回路はそれぞれ、
 上アームの第1スイッチおよび下アームの第2スイッチを含む第1レグと、
 上アームの第3スイッチおよび下アームの第4スイッチを含む第2レグと、
 を含み、
 前記第1スイッチ、前記第4スイッチがオンである状態を第1状態、
 前記第2スイッチ、前記第3スイッチがオンである状態を第2状態、
 前記第1スイッチ、前記第3スイッチがオンである状態を第3状態、
 前記第2スイッチ、前記第4スイッチがオンである状態を第4状態、
 とするとき、
 前記コントローラは、前記第2状態、前記第1状態、前記第2状態、前記第3状態、前記第2状態、前記第1状態、前記第2状態、前記第4状態を、順に繰り返すことを特徴とする絶縁型の双方向DC/DCコンバータ。
[請求項5]
 絶縁型の双方向DC/DCコンバータの制御方法であって、
 前記双方向DC/DCコンバータは、
 トランスと、
 前記トランスの1次巻線と接続される第1フルブリッジ回路と、
 前記トランスの2次巻線と接続される第2フルブリッジ回路と、
 を備え、
 前記制御方法は、
 伝送期間と非伝送期間を交互に発生させる間欠運転を実施するステップと、
 前記非伝送期間の間、インダクタンス電流を流すことにより、ゼロ電圧スイッチングを行うステップと、
 を備えることを特徴とする制御方法。
[請求項6]
 絶縁型の双方向DC/DCコンバータの制御方法であって、
 前記双方向DC/DCコンバータは、
 トランスと、
 前記トランスの1次巻線と接続される第1フルブリッジ回路と、
 前記トランスの2次巻線と接続される第2フルブリッジ回路と、
 前記第1フルブリッジ回路および前記第2フルブリッジ回路を制御するコントローラと、
 を備え、
 前記第1フルブリッジ回路と前記第2フルブリッジ回路はそれぞれ、
 上アームの第1スイッチおよび下アームの第2スイッチを含む第1レグと、
 上アームの第3スイッチおよび下アームの第4スイッチを含む第2レグと、
 を含み、
 前記第1スイッチ、前記第4スイッチがオンである状態を第1状態、
 前記第2スイッチ、前記第3スイッチがオンである状態を第2状態、
 前記第1スイッチ、前記第3スイッチがオンである状態を第3状態、
 前記第2スイッチ、前記第4スイッチがオンである状態を第4状態、
 とするとき、
 前記制御方法は、前記第2状態、前記第1状態、前記第2状態、前記第3状態、前記第2状態、前記第1状態、前記第2状態、前記第4状態を、順に繰り返すことを特徴とする制御方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]