Processing

Please wait...

Settings

Settings

Goto Application

1. WO2006126539 - PHOTO DETECTING APPARATUS

Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters

[ JA ]
明 細書

光検出装置

技術分野

[0001] 本発明は、入射光強度に応じた電圧を出力する光検出装置に関するものである。

背景技術

[0002] 光検出装置は、入射光強度に応じた量の電荷を発生するフォトダイオードと、この フォトダイオードで発生した電荷を蓄積して当該蓄積電荷量に応じた電圧を出力す る積分回路と、を備えている。また、光検出装置は、積分回路の出力電圧に含まれる オフセット誤差およびスイッチングノイズ (以下では両者を併せて「オフセット誤差等」 という。)を除去するために、 CDS (Correlated Double Sampling、相関二重サ ンプリング)回路を更に備える場合がある(例えば特許文献 1を参照)。この CDS回路 は、基準時刻に積分回路カゝら出力される電圧を基準電圧とし、この基準時刻以降、 積分回路から出力される電圧と基準電圧との差に応じた電圧を出力する。

[0003] また、光検出装置は、複数のフォトダイオードが 1次元状または 2次元状に配列され ている場合には、 1次元画像または 2次元画像を撮像することができる。このような光 検出装置では、 1つのフォトダイオードに対して 1組の積分回路および CDS回路が設 けられてもよいが、その場合には全体の回路規模が大きくなる。そこで、全体の回路 規模を小さくするために、複数のフォトダイオードに対して 1組の積分回路および CD S回路が設けられることが望ま、。

[0004] 例えば、 M X N個のフォトダイオードが M行 N列に 2次元配列されて!、る場合、各 行の N個のフォトダイオードに対して 1組の積分回路および CDS回路が設けられる。 すなわち、全体で M組の積分回路および CDS回路が設けられる。そして、各行につ いて、 N個のフォトダイオードそれぞれが順次に積分回路に接続されて、 N個のフォト ダイオードそれぞれへの入射光の強度に応じた電圧が順次に CDS回路から出力さ れる。

特許文献 1:特開平 8— 331459号公報

発明の開示

発明が解決しょうとする課題

[0005] ところが、上記のような光検出装置において、積分回路の出力電圧に含まれるオフ セット誤差等を除去する CDS回路を備えているにも拘らず、そのオフセット誤差等の 除去が不充分である場合があった。

[0006] 本発明は、上記問題点を解消する為になされたものであり、オフセット誤差等を充 分に除去することができる光検出装置を提供することを目的とする。

課題を解決するための手段

[0007] 本発明に係る光検出装置は、 (1) 入射光強度に応じた量の電荷を発生するフォト ダイオードと、 (2) フォトダイオードと配線との間に設けられ、閉じているときに、フォ トダイオードで発生した電荷を配線へ出力するスィッチと、 (3)配線に入力端が接続 されたアンプと、このアンプの入力端と出力端との間に並列的に設けられたキャパシ タおよびリセット用スィッチとを含み、リセット用スィッチが開いているときに、フォトダイ オードで発生しスィッチおよび配線を経て入力した電荷をキャパシタに蓄積し、キヤ パシタに蓄積されている電荷の量に応じた電圧を出力する積分回路と、(4)基準時 刻に積分回路から出力される電圧を基準電圧とし、基準時刻以降、積分回路から出 力される電圧と基準電圧との差に応じた信号値を出力する CDS回路と、 (5) スイツ チ、積分回路および CDS回路それぞれの動作を制御する制御部と、を備えることを 特徴とする。更に、本発明に係る光検出装置に含まれる制御部は、配線の容量値を C wとし、キャパシタの容量値を C fとし、アンプのゲインバンド積 (利得帯域幅積)を GB

Wとし、リセット用スィッチが開いて積分回路が電荷蓄積可能状態となる時刻力基 準時刻までの時間を Tとしたときに、これらのパラメータの間に下記(1)式の関係式が 成り立つように制御を行うことを特徴とする。

[数 1]


[0008] この光検出装置では、積分回路は、リセット用スィッチが閉じることにより、キャパシ タが放電されて出力電圧が初期化され、その後にリセット用スィッチが開くことにより、 入力する電荷をキャパシタに蓄積することができる電荷蓄積可能状態となる。リセット 用スィッチが開、て、るときに、フォトダイオードとともに設けられて、るスィッチが閉 じると、該フォトダイオードで発生して当該接合容量部に蓄積されていた電荷は、スィ ツチおよび配線を経て積分回路に入力して積分回路のキャパシタに蓄積され、この キャパシタに蓄積されている電荷の量に応じた電圧が積分回路力 CDS回路へ出 力される。そして、 CDS回路では、基準時刻に積分回路力も出力される電圧が基準 電圧とされて、この基準時刻以降、積分回路から出力される電圧と基準電圧との差に 応じた信号値力CDS回路力出力される。このとき、上記(1)式の関係式が満たされ るような制御が制御部により行われることにより、積分回路の出力電圧に含まれるオフ セット誤差等が CDS回路により充分に除去されて、そのオフセット誤差等が除去され た信号値力CDS回路から出力され得る。

[0009] また、本発明に係る光検出装置は、複数組のフォトダイオードおよびスィッチに対し て 1組の積分回路および CDS回路が設けられているのが好適である。この場合、複 数のスィッチが順次に閉じることで、複数のフォトダイオードが順次に積分回路に接 続される。各フォトダイオードは一定周期で積分回路に接続される期間を有し、前回 の接続期間から今回の接続期間までの間に発生し該フォトダイオードの接合容量部 に蓄積されて、た電荷はスィッチおよび配線を経て積分回路へ入力される。この光 検出装置は、上記(1)式の関係式が満たされるような制御が制御部により行われるこ とにより、オフセット誤差等が除去されて SZN比が優れた 1次元画像または 2次元画 像を撮像することができ、また、全体の回路規模を小さくすることができる。

[0010] 本発明に係る光検出方法は、(1)入射光強度に応じた量の電荷を発生するフォト ダイオードと、(2)フォトダイオードと配線との間に設けられ、閉じているときに、フォト ダイオードで発生した電荷を配線へ出力するスィッチと、 (3)配線に入力端が接続さ れたアンプと、このアンプの入力端と出力端との間に並列的に設けられたキャパシタ およびリセット用スィッチとを含み、リセット用スィッチが開いているときに、フォトダイォ ードで発生しスィッチおよび配線を経て入力した電荷をキャパシタに蓄積し、キャパ シタに蓄積されている電荷の量に応じた電圧を出力する積分回路と、(4)基準時刻 に積分回路から出力される電圧を基準電圧とし、基準時刻以降、積分回路カゝら出力

される電圧と基準電圧との差に応じた信号値を出力する CDS回路と、を備える光検 出装置を用いて光検出をする方法である。そして、本発明に係る光検出方法は、配 線の容量値を C wとし、キャパシタの容量値を C fとし、アンプのゲインバンド積を GBW とし、リセット用スィッチが開いて積分回路が電荷蓄積可能状態となる時刻から基準 時刻までの時間を Tとしたときに、これらのパラメータの間に上記(1)式の関係式が成 り立つように制御を行って光検出をすることを特徴とする。

発明の効果

[0011] 本発明によれば、オフセット誤差等を充分に除去することができる。

図面の簡単な説明

[0012] [図 1]図 1は第 1実施形態に係る光検出装置 1の構成図である。

[図 2]図 2は第 1実施形態に係る光検出装置 1に含まれるフォトダイオード PD m, n ,スィ ツチ SW m, n ,積分回路 12 mおよび CDS回路 13 mの回路図である。

[図 3]図 3は第 1実施形態に係る光検出装置 1の動作を説明するタイミングチャートで ある。図 3— (a)はリセット用スィッチ SW 2の開閉、図 3— (b)はクランプ用スィッチ SW

3の開閉、図 3—(c)はスィッチ SW m, nの開閉、図 3—(d)は積分回路 12 mからの出力 電圧、図 3— (e)は CDS回路 13 力もの出力電圧、図 3— (f)は比較例に係るクラン プ用スィッチ SW 3の開閉、図 3— (g)は比較例に係る積分回路 12 m力もの出力電圧、 図 3— (h)は比較例に係る CDS回路 13からの出力電圧を示す。

[図 4]図 4は第 2実施形態に係る光検出装置 2の回路図である。

[図 5]図 5は第 2実施形態に係る光検出装置 2の動作を説明するタイミングチャートで ある。図 5— (a)はリセット用スィッチ SW 2の開閉、図 5— (bl)、図 5— (b2)、図 5— (b

3)は第 1保持回路 24 1に含まれるスィッチ SW 40、SW 41、SW 42それぞれの開閉、図 5 一(cl)、図 5—(c2)、図 5—(c3)は第 2保持回路 24 2に含まれるスィッチ SW 40、 SW

41 、 SW 42それぞれの開閉、図 5— (d)はスィッチ SWの開閉、および、図 5— (e)は積 分回路 22からの出力電圧を示す。

符号の説明

[0013] 1, 2 光検出装置

11 光検出部

12 積分回路

13 CDS回路

14 保持回路

15 AD変換回路

19 制御部

22 積分回路

23 CDS回路

24 保持回路

25 電圧フォロワ回路

26 差動変換回路

27 AD変換回路

29 制御部

A アンプ

C キャパシタ

L 配線

PD ' フォトダイオード

R 抵抗器

SW スィッチ。

発明を実施するための最良の形態

[0014] 以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明す る。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を 省略する。

[0015] (第 1実施形態)

[0016] 先ず、本発明に係る光検出装置および光検出方法の第 1実施形態について説明 する。図 1は、第 1実施形態に係る光検出装置 1の構成図である。この図に示される 光検出装置 1は、 2次元画像を撮像することができるものであって、光検出部 11、 M 個の積分回路 12 1〜12 M、 M個の CDS回路 131〜13 M、 M個の保持回路 141〜14 M

、 AD変換回路 15および制御部 19を備える。ここで、 M, Nそれぞれは 2以上の整数 である。また、以下に現れる mは 1以上 M以下の任意の整数であり、 nは 1以上 N以下 の任意の整数である。 M個の積分回路 12 1〜12 Mは共通の構成を有している。 M個 の CDS回路 13 1〜13 Mは共通の構成を有している。また、 M個の保持回路 141〜14

Mは共通の構成を有している。

[0017] 光検出部 11は、 M X N個のフォトダイオード PD 1, 1〜PD M, Nおよび M X N個のスィ ツチ SW 1, 1〜SW M, Nを含み、フォトダイオード PD m, nおよびスィッチ SW m, nを組として

、これらが M行 N列に 2次元配列されている。各フォトダイオード PD m, nは第 m行第 n 列に位置して、る。また、各フォトダイオード PD m, nは、入射光強度に応じた量の電 荷を発生するものであって、スィッチ SW m, nを介して配線 L mに接続されている。

[0018] 各積分回路 12 mは、配線 Lmに入力端が接続されており、この配線 L mを経て入力し た電荷を蓄積して、当該蓄積電荷量に応じた電圧を CDS回路 13 へ出力する。各 C DS回路 13 mは、基準時刻に積分回路 12 mから出力される電圧を基準電圧とし、この 基準時刻以降、積分回路 12から出力される電圧と基準電圧との差に応じた電圧を 保持回路 14 mへ出力する。各保持回路 14mは、所定時刻に CDS回路 13 mから出力 される電圧を保持し、その保持した電圧を AD変換回路 15へ出力する。

[0019] AD変換回路 15は、 M個の保持回路 14 1〜14 Mそれぞれ力も順次に出力される電 圧を入力し、その電圧 (アナログ値)をデジタル値に変換して、そのデジタル値を出力 する。制御部 19は、光検出部 11に含まれる M X N個のスィッチ SW 1, 1〜SW M, N , M 個の積分回路 12 1〜12 M , M個の CDS回路 131〜13 M , M個の保持回路 141〜14 M および AD変換回路 15それぞれの動作を制御する。

[0020] 図 2は、第 1実施形態に係る光検出装置 1に含まれるフォトダイオード PD m, n ,スイツ チ SW m, n ,積分回路 12 mおよび CDS回路 13 mの回路図である。なお、この図には、 光検出部 11に含まれる M X N個のフォトダイオード PD 1, 1〜PD M, Nおよび M X N個 のスィッチ SW 1, 1〜SW M, Nのうち、第 m行第 n列に位置するフォトダイオード PD m, nお よびスィッチ SW m, nが代表して示されている。

[0021] 各積分回路 12 mは、アンプ A 2 ,キャパシタ C fおよびリセット用スィッチ SW 2を備える oアンプ A 2の非反転入力端子は所定電圧が入力され、アンプ A 2の反転入力端子は 配線しと接続されている。また、キャパシタ Cおよびリセット用スィッチ SWは、互い

に並列的に接続されて、アンプ A 2の反転入力端子と出力端子との間に設けられてい る。積分回路 12 mは、リセット用スィッチ SW 2が開いているときには、フォトダイオード P

D m, nで発生しスィッチ SW m, nおよび配線 L mを経て入力した電荷をキャパシタ C fに蓄 積し、キャパシタ c fに蓄積されている電荷の量に応じた電圧を出力する。一方、積分 回路 12 mは、リセット用スィッチ SW 2が閉じることにより、キャパシタ C fが放電されて、 出力電圧が初期化される。

[0022] 各 CDS回路 13 mは、アンプ A 3 ,帰還キャパシタ C 31 ,結合キャパシタ C 32およびクラ ンプ用スィッチ SW 3を備える。アンプ A 3の非反転入力端子は所定電圧が入力され、 アンプ A 3の反転入力端子は結合キャパシタ C 32を介して積分回路 12 mの出力端に接 続されている。また、帰還キャパシタ C 31およびクランプ用スィッチ SW 3は、互いに並 列的に接続されて、アンプ A 3の反転入力端子と出力端子との間に設けられている。

CDS回路 13 mは、クランプ用スィッチ SW 3が開く時刻(基準時刻)に積分回路 12 m力 ら出力される電圧を基準電圧とし、この基準時刻以降、積分回路 12カゝら出力される 電圧の変動分に応じた量の電荷を帰還キャパシタ c 31に蓄積することで、積分回路 1

2 mから出力される電圧と基準電圧との差に応じた電圧を保持回路 14 mへ出力する。

[0023] ここで、スィッチ SW m, nと積分回路 12 mとの間の配線 L mの容量値を C wとし、積分回 路 12 mに含まれるキャパシタ C fの容量値を Cと表し、積分回路 12 mに含まれるアンプ

A 2のゲインバンド積 (利得帯域幅積)を GBWとする。積分回路 12 mに含まれるアンプ

A 2の入力トランジスタのトランスコンダクタンスを g mとし、このアンプ A 2の内部位相補 償容量値を C cとする。また、積分回路 12mに含まれるリセット用スィッチ SW 2が開いて 積分回路 12 mが電荷蓄積可能状態となる時刻から、 CDS回路 13 mに含まれるクラン プ用スィッチ SW 3が開く基準時刻までの時間を Tとする。このとき、第 1実施形態では

、制御部 19は、これらのパラメータの間に下記(2a)、(2b)式が成り立つように制御を 行う。

[数 2]

T > 0.35 … (2α

GBW


(2 b)

[0024] 次に、第 1実施形態に係る光検出装置 1の動作について説明する。以下に説明す る動作は、制御部 19による制御の下に行われる。図 3は、第 1実施形態に係る光検 出装置 1の動作を説明するタイミングチャートである。第 1実施形態の動作として、図 3- (a)は積分回路 12 mに含まれるリセット用スィッチ SW 2の開閉、図 3— (b)は CDS 回路 13 mに含まれるクランプ用スィッチ SW 3の開閉、図 3— (c)はフォトダイオード PD m, nに対応して設けられているスィッチ SW m, nの開閉、図 3— (d)は積分回路 12 m力も の出力電圧、および、図 3— (e)は CDS回路 13 からの出力電圧を示す。また、比較 例(上記(2a)、(2b)式の関係式が満たされない場合)の動作として、図 3—(f)は CD S回路 13 mに含まれるクランプ用スィッチ SW 3の開閉、図 3— (g)は積分回路 12 m力も の出力電圧、および、図 3—(h)は CDS回路 13からの出力電圧を示す。

[0025] 第 1実施形態では、図 3— (a)〜図 3— (e)に示されるように動作する。すなわち、時 刻 t 11から時刻 t 12までの期間、積分回路 12 mに含まれるリセット用スィッチ SW 2が閉じ ていて、キャパシタ C fが放電され、積分回路 12 m力の出力電圧が初期化される。時 刻 t 11から時刻 t 14までの期間、 CDS回路 13 mに含まれるクランプ用スィッチ SW 3が閉 じていて、帰還キャパシタ C 31が放電され、 CDS回路 13 m力の出力電圧が初期化さ れる。また、時刻 t 15から一定期間、スィッチ SW m, nが閉じて、フォトダイオード PD m, n で発生し該フォトダイオード PD m, nの接合容量部に蓄積されていた電荷は、スィッチ

SW m, nおよび配線 L mを経て積分回路 12 mへ入力される。

[0026] ここで、各時刻の前後関係については「t 11 <t 12 <t 14 <t 15」である。積分回路 12 m が電荷蓄積可能状態となる時刻は、リセット用スィッチ SW 2が開く時刻 t 12である。 CD

S回路 13 mが基準電圧を取り込む基準時刻は、クランプ用スィッチ SW 3が開く時刻 t 14 である。そして、第 1実施形態では、時刻 t 12から時刻 t 14までの時間 T(=t 14 -t 12 )は

、上記(2a)、(2b)式の関係式を満たす。

[0027] 時刻 t 12から時刻 t 15までの期間、積分回路 12 mは、リセット用スィッチ SW 2が開いて いるので電荷蓄積可能状態となっているものの、スィッチ SW m, nが開いているのでフ オトダイオード PD m, n力電荷が入力することはなぐキャパシタ C fには電荷が蓄積さ れていない。しかし、積分回路 12 mからの出力電圧は、時刻 t 12後に単調に変化して いき、やがて時刻 t 14前の或る時刻に略一定電圧 (すなわち、オフセット電圧)に達す る。積分回路 12力もの出力電圧がオフセット電圧に達する時間は、上記(2a)式の 右辺で表される。

[0028] 時刻 t 14にクランプ用スィッチ SW 3が開くと、その時刻 t 14 (基準時刻)に積分回路 12 m力 出力されているオフセット電圧が基準電圧として CDS回路 13 mにより取り込まれ る。そして、この基準時刻 t 14以降、積分回路 12 mから出力される電圧の変動分に応じ た量の電荷が CDS回路 13 mの帰還キャパシタ C 31に蓄積され、積分回路 12 m力出 力される電圧と基準電圧との差に応じた電圧が CDS回路 13から出力される。

[0029] 時刻 t 15にスィッチ SW m, nが閉じると、フォトダイオード PD m, nで発生し該フォトダイォ ード PD m, nの接合容量部に蓄積されていた電荷は、スィッチ SW m, nおよび配線 L mを 経て積分回路 12 mへ入力して、積分回路 12 mのキャパシタ C tに蓄積される。そして、 積分回路 12 mから出力される電圧は、キャパシタ C fに蓄積された電荷の量に応じた 信号電圧とオフセット電圧とが重畳されたものとなる。また、 CDS回路 13から出力さ れる電圧は、積分回路 12から出力される信号電圧とオフセット電圧とが重畳された ものと、基準時刻 t 14に積分回路 12 m力も出力されて CDS回路 13 mに取り込まれたォ フセット電圧 (基準電圧)と、の差に応じたものとなる。したがって、 CDS回路 13力も 出力される電圧は、オフセット誤差等が除去されたものとなる。

[0030] 時刻 t 15より後の或る時刻に CDS回路 13 m力も出力される電圧は保持回路 14 mによ り保持される。 M個の保持回路 14 1〜14 Mそれぞれに保持された電圧は、順次に AD 変換回路 15へ出力されて、 AD変換回路 15により AD変換される。

[0031] 以上のようにして第 n列の M個のフォトダイオード PD 1, n〜PD M, nについての並列的 な処理が終わると、次の列の M個のフォトダイオード PD 〜PD M, ] についての

並列的な処理が同様に行われる。このようにして、各列の M個のフォトダイオード PD

, n〜PD M, nについての処理が繰り返し行われる。

[0032] 第 m行についてみると、 N個のスィッチ SW m, 1〜SW m, Nが順次に閉じることで、 N個 のフォトダイオード PD m, 1〜PD m, Nが順次に積分回路 12 mに接続される。各フォトダイ オード PD m, nは一定周期で積分回路 12 mに接続される期間を有し、前回の接続期間 から今回の接続期間までの間に発生し該フォトダイオード PD m, nの接合容量部に蓄 積されていた電荷はスィッチ SW m, nおよび配線 L mを経て積分回路 12 mへ入力される

[0033] したがって、この光検出装置 1は、上記(2a)、(2b)式の関係式が満たされるような 制御が制御部 19により行われることにより、オフセット誤差等が除去されて SZN比が 優れた 1次元画像または 2次元画像を撮像することができ、また、全体の回路規模を /J、さくすることができる。

[0034] 一方、比較例 (上記 (2a)、(2b)式の関係式が満たされない場合)では、図 3—(f) 〜図 3— (h)に示されるように動作する。すなわち、第 1実施形態の場合と異なり、こ の比較例の場合の動作では、時刻 t 12より後であって時刻 t 14より前の時刻 t 13〖こ、 CD

S回路 13 mに含まれるクランプ用スィッチ SW 3が開く。リセット用スィッチ SW 2が開いて 積分回路 12 mが電荷蓄積可能状態となる時刻 t 12から、クランプ用スィッチ SW 3が開 いて CDS回路 13 mが基準電圧を取り込む基準時刻 t 13まで、その間の時間 T 1 (=t 13 t 12 )は、上記(2a)、(2b)式の関係式を満たさない。

[0035] 比較例では、積分回路 12 m力も出力される電圧は、クランプ用スィッチ SW 3が開い て CDS回路 13 mが基準電圧を取り込んだ基準時刻 t 13以降も、暫くの間は単調に変 化していき、やがて或る時刻に略一定電圧 (すなわち、オフセット電圧)に達する。す なわち、基準時刻 t 13に CDS回路 13 mに取り込まれた基準電圧は、オフセット電圧で はなぐオフセット電圧力も残存オフセット電圧が差し引かれたものとなる。また、この 基準時刻 t 13以降の積分回路 12 m力の出力電圧の変動分は、キャパシタ C fに蓄積 された電荷の量に応じた信号電圧と残存オフセット電圧とが重畳されたものとなる。し たがって、スィッチ SW m, nが閉じる時刻 t 15以降に CDS回路 13 mから出力される電圧 は、信号電圧と残存オフセット電圧とが重畳されたものに応じたものであって、オフセ

ット除去等が不完全なものとなる。

[0036] 比較例と対比することで判るように、第 1実施形態では、積分回路 12 に含まれるリ セット用スィッチ SW 2が開いて積分回路 12 mが電荷蓄積可能状態となる時刻 t 12力も

、 CDS回路 13 mに含まれるクランプ用スィッチ SW 3が開く基準時刻 t 14までの時間 T 力 上記(2a)、(2b)式の関係式を満たすことにより、 CDS回路 13力出力される 電圧は、オフセット誤差等が充分に除去されたものとなる。

[0037] (第 2実施形態)

[0038] 次に、本発明に係る光検出装置および光検出方法の第 2実施形態について説明 する。図 4は、第 2実施形態に係る光検出装置 2の回路図である。この図に示される 光検出装置 2は、フォトダイオード PD、スィッチ SW、積分回路 22, CDS回路 23、 A D変換回路 27および制御部 29を備えており、スィッチ SWと積分回路 22の入力端と は配線 Lにより接続されている。フォトダイオード PD、スィッチ SWおよび積分回路 22 それぞれの構成は、第 1実施形態の場合と同一である。 CDS回路 23は、第 1保持回 路 24 1、第 2保持回路 242、第 1電圧フォロワ回路 251、第 2電圧フォロワ回路 252、差 動変換回路 26、スィッチ SW 81およびスィッチ SW 82を含む。

[0039] 第 1保持回路 24 1と第 2保持回路 242とは共通の構成を有している。第 1保持回路 2

4 1および第 2保持回路 242それぞれの入力端は積分回路 22の出力端に接続されて いる。第 1保持回路 24 1は、アンプ A 4,キャパシタ C 4およびスィッチ SW 40〜SW 42を 含む。アンプ A 4の非反転入力端子は所定電圧が入力されている。アンプ A 4の反転 入力端子は、キャパシタ C 4と接続され、また、このキャパシタ C 4およびスィッチ SW 40 を介して積分回路 22の出力端と接続されている。スィッチ SW 41は、アンプ A 4の反転 入力端子と出力端子との間に設けられている。また、スィッチ SW 42は、キャパシタ C 4 とスィッチ SW 40との接続点と、アンプ A 4の出力端子との間に、設けられている。第 2 保持回路 24 2の構成についても同様である。

[0040] 第 1保持回路 24 1は、スィッチ SW 40が閉状態から開状態に転じることで、そのときに 積分回路 22から出力されている電圧を保持し、その後、スィッチ SW 41が閉状態から 開状態に転じ、また、スィッチ SW 42が開状態から閉状態に転じることで、これ以降、 その保持している電圧を出力する。第 2保持回路 24 2の動作についても同様である。

ただし、第 1保持回路 241と第 2保持回路 242とは互いに異なるタイミングで動作する

。すなわち、第 1保持回路 24は、積分回路 22から出力されるオフセット電圧を保持 するよう、スィッチ SW 40〜SW 42が開閉動作する。また、第 2保持回路 242は、積分回 路 22から出力されるオフセット電圧が重畳された信号電圧を保持するよう、スィッチ S W 40〜SW 42が開閉動作する。

[0041] 第 1電圧フォロワ回路 25 1と第 2電圧フォロワ回路 252とは共通の構成を有している。

第 1電圧フォロワ回路 25 1の入力端はスィッチ SW 81を介して第 1保持回路 241の出力 端に接続され、第 2電圧フォロワ回路 25 2の入力端はスィッチ SW 82を介して第 2保持 回路 24 2の出力端に接続されている。第 1電圧フォロワ回路 251は、アンプの非反転 入力端子がスィッチ SW 81と接続され、該アンプの反転入力端子と出力端子とが互い に直接に接続されており、高入力インピーダンスおよび低出力インピーダンスを有し

、理想的には増幅率 1の増幅回路である。第 2電圧フォロワ回路 25 2についても同様 である。

[0042] 差動変換回路 26は、アンプおよび 4個の抵抗器 R 1〜R 4を含む。該アンプは、非反 転入力端子、反転入力端子、非反転出力端子および反転出力端子を有する。アン プの非反転入力端子は、抵抗器を介して第 1電圧フォロワ回路 25の出力端に接 続され、抵抗器 R 2を介してアンプの反転出力端子に接続されている。また、アンプの 反転入力端子は、抵抗器 R 3を介して第 2電圧フォロワ回路 252の出力端に接続され

、抵抗器 R 4を介してアンプの非反転出力端子と接続されている。この差動変換回路

26は、第 1電圧フォロワ回路 25 1および第 2電圧フォロワ回路 252それぞれから出力さ れる電圧を入力し、これら 2つの入力電圧の差に応じた電圧を差動信号として出力 する。 AD変換回路 27は、差動変換回路 26から出力された電圧を入力し、その電圧 (アナログ値)をデジタル値に変換して、そのデジタル値を出力する。

[0043] 制御部 29は、フォトダイオード PDとともに設けられるスィッチ SW、積分回路 22に 含まれるリセット用スィッチ SW 2、保持回路 241 , 242それぞれに含まれるスィッチ SW

40 〜SW 42、 AD変換回路 27およびスィッチ SW 81, SW 82それぞれの動作を制御する

。この第 2実施形態においても、配線 Lの容量値を C wとし、積分回路 22に含まれるキ ャパシタ Cの容量値を Cと表し、積分回路 22に含まれるアンプ Aのゲインバンド積を GBWとし、このアンプ A 2の入力トランジスタのトランスコンダクタンスを g mとし、このァ ンプ A 2の内部位相補償容量値を C cとし、リセット用スィッチ SW 2が開いて積分回路 2

2が電荷蓄積可能状態となる時刻から基準時刻までの時間を Tとしたときに、制御部 29は、上記(2a)、(2b)式の関係式が成り立つように制御を行う。ただし、この第 2実 施形態では、 CDS回路 23が基準電圧を取り込む基準時刻は、第 1保持回路 24に おいてスィッチ SW 40が閉状態から開状態に転じる時刻となる。

[0044] この第 2実施形態においては、 CDS回路 23は、積分回路 22から出力されるオフセ ット電圧を第 1保持回路 24により保持するとともに、積分回路 22から出力されるオフ セット電圧が重畳された信号電圧を第 2保持回路 24 2により保持することにより、第 1 保持回路 24 1および第 2保持回路 242それぞれにより保持された電圧の差 (すなわち

、オフセット誤差が除去された信号電圧)を差動信号として差動変換回路 26から出 力することができる。また、 AD変換回路 27は、この差動変換回路 26から出力される 差動信号としての信号電圧をデジタル値に変換して、そのデジタル値を出力すること ができる。

[0045] なお、 1組のフォトダイオード PDおよびスィッチ SWに対して 1組の積分回路 22およ び CDS回路 23が設けられていてもよいし、第 1実施形態の場合と同様に複数組のフ オトダイオード PDおよびスィッチ SWに対して 1組の積分回路 22および CDS回路 23 が設けられていてもよい。また、 1つの積分回路 22に対して 1つの CDS回路 23が設 けられてもよ、し、複数の積分回路 22に対して 1つの CDS回路 23が設けられてもよ い。後者の場合には、各積分回路 22の後段にスィッチが設けられて、このスィッチに より、各積分回路 22から出力される電圧が順次に CDS回路 23に入力される。

[0046] また、 CDS回路 23内においても、 1組の保持回路 24 1 , 242に対して 1組の電圧フ ォロワ回路 25 1 , 252、差動変換回路 26および AD変換回路 27が設けられてもよいし

、複数組の保持回路 24 1 , 242に対して 1組の電圧フォロワ回路 251 , 252、差動変換 回路 26および AD変換回路 27が設けられてもよい。前者の場合には、スィッチ SW 81

, SW 82は不要である(または、常に閉じている)。後者の場合には、各組の保持回路

24 1, 242の後段に設けられたスィッチ SW 81, SW 82〖こより、各組の保持回路 241, 242 力も出力される電圧が順次に電圧フォロワ回路 25 , 25に入力される。

[0047] 次に、第 2実施形態に係る光検出装置 2の動作について説明する。以下に説明す る動作は、制御部 29による制御の下に行われる。図 5は、第 2実施形態に係る光検 出装置 2の動作を説明するタイミングチャートである。なお、フォトダイオード PD,スィ ツチ SW,積分回路 22,保持回路 24 , 24、電圧フォロワ回路 25 , 25、差動変換 回路 26および AD変換回路 27それぞれが 1つずつ設けられているものとし、スィッチ SW , SW は常に閉じているものとして、光検出装置 2の動作について説明する。

[0048] 図 5— (a)は積分回路 22に含まれるリセット用スィッチ SW 2の開閉、図 5— (bl)、図

5—(b2)、図 5—(b3)は第 1保持回路 24 1に含まれるスィッチ SW 40、 SW 41、 SW 42そ れぞれの開閉、図 5—(cl)、図 5—(c2)、図 5—(c3)は第 2保持回路 24 2に含まれる スィッチ SW 40、SW 41、SW 42それぞれの開閉、図 5—(d)はフォトダイオード PDととも に設けられているスィッチ SWの開閉、および、図 5— (e)は積分回路 22からの出力 電圧が示す。

[0049] 時刻 t 21から時刻 t 22までの期間、積分回路 22に含まれるリセット用スィッチ SW 2が 閉じていて、キャパシタ C fが放電され、積分回路 22からの出力電圧が初期化される。 第 1保持回路 24 1において、時刻 t 21にスィッチ SW 40が閉じ、時刻 t 21後にスィッチ SW

41が閉じ、時刻 t 23にスィッチ SW 40が開き、時刻 t 23後にスィッチ SW 41が開き、時刻 t 24 にスィッチ SW 42が閉じ、時刻 t 27にスィッチ SW 42が開く。第 2保持回路 242において、 時刻 t 21にスィッチ SW 40が閉じ、時刻 t 21後にスィッチ SW 41が閉じ、時刻 t 25にスィッチ

SW 40が開き、時刻 t 25後にスィッチ SW 41が開き、時刻 t 26にスィッチ SW 42が閉じ、時 刻 t 27にスィッチ SW 42が開く。また、時刻 t 24力も一定期間、スィッチ SWが閉じて、フォ トダイオード PDで発生し該フォトダイオード PDの接合容量部に蓄積されていた電荷 は、スィッチ SWおよび配線 Lを経て積分回路 22へ入力される。

[0050] ここで、各時刻の前後関係については「t 21 <t 22 <t 23 <t 24 <t 25 <t 26 <t 27」である。

積分回路 22が電荷蓄積可能状態となる時刻は、リセット用スィッチ SW 2が開く時刻 t 2

2である。 CDS回路 23が基準電圧を取り込む基準時刻は、第 1保持回路 241に含ま れるスィッチ SW 40が開く時刻 t 23である。そして、第 2実施形態では、時刻 t 22から時刻 t 23までの時間 T( = t 23 t 22 )は、上記(2a)、(2b)式の関係式を満たす。

[0051] 時刻 t 22から時刻 t 24までの期間、積分回路 22は、リセット用スィッチ SW 2が開いてい るので電荷蓄積可能状態となって、るものの、スィッチ SWが開ヽて、るのでフォトダ ィオード PD力電荷が入力することはなぐキャパシタ C fには電荷が蓄積されていな い。しかし、積分回路 22からの出力電圧は、時刻 t 22後に単調に変化していき、やが て時刻 t 23前の或る時刻に略一定電圧 (すなわち、オフセット電圧)に達する。積分回 路 22からの出力電圧がオフセット電圧に達する時間は、上記(2a)式の右辺で表さ れる。

[0052] 第 1保持回路 24 1において、時刻 t 23にスィッチ SW 40が開き、時刻 t 23後にスィッチ S

W 41が開き、時刻 t 24にスィッチ SW 42が閉じると、時刻 t 23における積分回路 22の出力 電圧に応じた電圧 (基準電圧)が第 1保持回路 24 1により保持され、時刻 t 24以降、そ の保持された電圧が第 1保持回路 24カゝら出力される。この出力される電圧は、積分 回路 22から出力されるオフセット電圧を表す。

[0053] 時刻 t 24から一定期間、スィッチ SWが閉じて、フォトダイオード PDで発生し該フォト ダイオード PDの接合容量部に蓄積されて、た電荷は、スィッチ SWおよび配線 Lを 経て積分回路 22へ入力して、積分回路 22のキャパシタ C fに蓄積される。そして、積 分回路 22から出力される電圧は、キャパシタ C fに蓄積された電荷の量に応じた信号 電圧とオフセット電圧とが重畳されたものとなる。

[0054] 第 2保持回路 24 2において、時刻 t 25にスィッチ SW 40が開き、時刻 t 25後にスィッチ S

W 41が開き、時刻 t 26にスィッチ SW 42が閉じると、時刻 t 25における積分回路 22の出力 電圧に応じた電圧が第 2保持回路 24 2により保持され、時刻 t 26以降、その保持された 電圧が第 2保持回路 24 2力も出力される。この出力される電圧は、積分回路 22から出 力されるオフセット電圧が重畳された信号電圧を表す。

[0055] そして、第 1保持回路 24 1および第 2保持回路 242それぞれのスィッチ SW 42が共に 閉じている時刻 t 26から時刻 t 27までの期間、第 1保持回路 241カゝら出力された電圧は

、第 1電圧フォロワ回路 25を経て差動変換回路 26に入力され、また、第 2保持回路 24 2から出力された電圧は、第 2電圧フォロワ回路 252を経て差動変換回路 26に入 力される。差動変換回路 26では、これら 2つの入力電圧の差に応じた電圧が差動信 号として出力される。この出力される電圧は、オフセット誤差等が除去された信号電

圧を表す。さらに、この差動変換回路 26から出力された電圧は、 AD変換回路 27に よりデジタル値に変換されて、そのデジタル値が出力される。

[0056] 第 2実施形態では、積分回路 22に含まれるリセット用スィッチ SW 2が開いて積分回 路 22が電荷蓄積可能状態となる時刻 t 22から、 CDS回路 23に含まれる第 1保持回路

24 1のスィッチ SW 40が開く基準時刻 t 23までの時間 T力上記(2a)、(2b)式の関係 式を満たすことにより、 CDS回路 23から出力される電圧は、オフセット誤差が充分に 除去されたものとなる。

[0057] (変形例)

[0058] 本発明は、上記実施形態に限定されるものではなぐ種々の変形が可能である。例 えば、各実施形態における積分回路は、容量値が固定であるキャパシタに替えて、 容量値が可変である容量部を有していてもよぐこのようにすることにより、光検出の ダイナミックレンジを大きくすることができる。この場合には、可変容量部の最小容量 値 C fに対して上記(2a)、(2b)式が成り立つように時間 Tを設定してもよいし、また、 可変容量部の各容量値 C fに対して上記(2a)、(2b)式が成り立つように時間 Tを調 整してちょい。

[0059] また、 CDS回路の具体的な構成は、上記実施形態で説明したものに限られず、様 々なものが可能である。 CDS回路が何れの構成を有する場合であっても、積分回路 が電荷蓄積可能状態となる時刻から、 CDS回路が基準電圧を取り込む基準時刻ま での時間 Tが、上記(2a)、(2b)式を満たすようにすればよい。

産業上の利用可能性

[0060] 本発明は、入射光強度に応じた電圧を出力する光検出装置に利用することができ る。