Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 26.10.2021 at 12:00 PM CEST
Settings

Settings

Goto Application

1. WO2020137025 - ELECTRONIC CONTROL DEVICE

Document

明 細 書

発明の名称 電子制御装置

技術分野

0001  

背景技術

0002  

先行技術文献

特許文献

0003  

発明の概要

発明が解決しようとする課題

0004  

課題を解決するための手段

0005  

発明の効果

0006  

図面の簡単な説明

0007  

発明を実施するための形態

0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055  

符号の説明

0056  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13  

明 細 書

発明の名称 : 電子制御装置

技術分野

[0001]
 本発明は、電子制御装置に関する。

背景技術

[0002]
 電子制御装置は、発熱量が大きい電子部品を有する半導体デバイスを含んでいる。電子制御装置を小型化すると単位面積当たりの発熱量が増加するため、高放熱化および高耐熱化が求められる。この種の電子制御装置では、放熱が必要な電子部品を基板に接合する接合材として、多孔質金属体と、該多孔質金属体の空孔部分に充填され、かつ表面に被覆されたはんだとから構成される高温はんだ接合材が知られている(例えば、特許文献1参照)。

先行技術文献

特許文献

[0003]
特許文献1 : 日本国特開2012-35291号公報

発明の概要

発明が解決しようとする課題

[0004]
 特許文献1に記載された高温はんだ接合材は、多孔質金属体の表面に被覆されたはんだに亀裂が進展し易く、接合の信頼性が十分でない。

課題を解決するための手段

[0005]
 本発明の一態様によると、電子制御装置は、電子部品と、基板と、前記電子部品と前記基板を接合する接合部とを備え、前記接合部は、連続する空孔を有する多孔質金属と、前記多孔質金属の前記空孔に充填された充填部、前記電子部品と前記多孔質金属との間の少なくとも一部の領域と、前記基板と前記多孔質金属との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部とを有する第1のはんだと、前記電子部品と前記基板間に設けられ、前記第1のはんだの前記表面接合部の側方側を覆うように第1のはんだと一体化された、前記一方の前記表面接合部より厚い第2のはんだと、を含む。

発明の効果

[0006]
 本発明によれば、はんだに生じるき裂の進展が抑制され、信頼性を向上することができる。

図面の簡単な説明

[0007]
[図1] 図1は、本発明の電子制御装置の一実施の形態を示す側面図。
[図2] 図2は、本発明の半導体デバイスの第1の実施形態の外観斜視図。
[図3] 図3は、図2に図示された半導体デバイスのIII-III線断面図。
[図4] 図4は、図3に図示された半導体デバイスの要部である接合構造を示し、図4(a)は、接合構造を上方からみた平面図、図4(b)は、図4(a)のIVb-IVb線断面模式図。
[図5] 図5は、比較例1の半導体デバイスの要部である接合構造を示し、図5(a)は、接合構造を上方からみた平面図、図5(b)は、図5(a)のVb-Vb線断面模式図。
[図6] 図6は、本発明の実施例1と比較例1の半導体デバイスにおける、温度サイクル試験後のき裂進展率を示す図。
[図7] 図7は、本発明の半導体デバイスの要部である接合構造の第2の実施形態の断面模式図。
[図8] 図8は、本発明の実施例2と比較例1の半導体デバイスにおける、温度サイクル試験後のき裂進展率を示す図。
[図9] 図9は、本発明の実施例2と比較例1の半導体デバイスの平均化合物厚さを示す図。
[図10] 図10は、本発明の半導体デバイスの要部である接合構造の第3の実施形態を示し、図10(a)は、接合構造を上面からみた平面図、図10(b)は、図10(a)のXb-Xb線断面模式図、図10(c)は、図10(a)のXc-Xc線断面模式図。なお、図10(a)では、半導体素子1を透明とし、その外形を二点鎖線により図示している。
[図11] 図11は、本発明の半導体デバイスの要部である接合構造の第4の実施形態を示し、図11(a)は、接合構造を上面からみた平面図、図11(b)は、図11(a)のXIb-XIb線断面模式図、図11(c)は、図11(a)のXIc-XIc線断面模式図。なお、図11(a)では、半導体素子1を透明とし、その外形を二点鎖線で示している。
[図12] 図12(a)~(d)は、第5の実施形態の半導体デバイスの接合構造の製造方法を示す工程図。
[図13] 図13は、本発明の実施例5と比較例2のボイド率を示す図である。

発明を実施するための形態

[0008]
 以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
 図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。特に、各実施形態における接合構造の断面模式図では、上部側および下部側の表面接合部の形状は、凹凸の波打ち形状や、局所的な空隙等を無視して、均一な厚さに簡素化して示している。
 同一あるいは同様な機能を有する構成要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、これらの複数の構成要素を区別する必要がない場合には、添字を省略して説明する場合がある。
[0009]
-第1の実施形態-
 以下、図1~図6を参照して、本発明の第1の実施形態を説明する。
 図1は、本発明の電子制御装置の一実施の形態を示す側面図である。すなわち、図1は、電子制御装置10の筐体(図示せず)内に収納された配線基板11とコネクタ12とをはんだ付けにより接続した状態を示す側面図である。
 図1に図示された電子制御装置10は、例えば、自動車等の車両のエンジン制御、モータ制御、自動変速機制御等に用いられる。電子制御装置10は、配線基板11と、配線基板11上に実装されたマイコン等の発熱量が大きい半導体デバイス14、およびマイコンや受動素子などの発熱量が小さい複数の電子部品13、およびコネクタ12を備えている。
[0010]
 半導体デバイス14は、マイコンやパワーデバイス、メモリ、システムLSI(Large Scale Integration)、ASIC(Application Specific Integrated Circuit)などの半導体素子をパッケージ形態としたものである。パッケージ形態としては、例えば、QFP(Quad Flat Package)BGA(Ball Grid Array)、SOP(Small Outline Package)、DIP(Dual Inline Package)、LGA(Land Grid Array)、QFN(Quad Flat No-Leaded)などがある。半導体デバイス14の接続用リード15は、配線基板11側に向けて屈曲され、さらに屈曲された先端側に配線基板11と平行に屈曲された先端部を有している。接続用リード15は、この先端部において、配線基板11の一面に設けられた配線パターンの接続端子部(図示せず)にはんだ(図示せず)により接合されている。
[0011]
 電子部品13は、はんだ16により、配線基板11の表裏両面に設けられた、図示しない配線パターンの接続端子部にはんだ付けされている。
 配線基板11は、例えば、ガラスエポキシ材料等からなり、片面、両面、多層基板のいずれでもよい。
 コネクタ12は、コネクタ本体12aに取り付けられた複数のコネクタピン12bを備えている。コネクタ本体12aの材料としては、PBT(Polybutyleneterephthalate)、PPS(Polyphenylene sulfide)などが使用される。また、コネクタピン12bには、りん青銅や黄銅などの銅合金を使用する。はんだの接合強度を高めるために、コネクタピン12b表面にはニッケル(Ni)めっき、錫(Sn)めっきなどを施すことが好ましい。
[0012]
 図2は、本発明の半導体デバイスの第1の実施形態の外観斜視図であり、図3は、図2に図示された半導体デバイスのIII-III線断面模式図である。
 半導体デバイス14は、半導体素子(電子部品)1と、リードフレーム3と、接合部2と、ボンディングワイヤ5と、樹脂4とを備えている。
 半導体素子1とリードフレーム3とは接合部2により接合されている。半導体素子1の接続端子(図示せず)は、ボンディングワイヤ5によりリードフレーム3に接続されている。樹脂4は、半導体素子1と、ボンディングワイヤ5と、接合部2と、リードフレーム3を封止する。但し、リードフレーム3の接続用リード15は、樹脂4の外部に引き出されている。なお、図2、図3において、リードフレーム3の樹脂4から露出した外部端子部は、平坦状として図示されている。
[0013]
 図4は、図3に図示された半導体デバイスの要部である接合構造を示し、図4(a)は、接合構造を上方からみた平面図であり、図4(b)は、図4(a)のIVb-IVb線断面模式図である。図4(a)、図4(b)では、リードフレーム3は、半導体素子1が接合された接合部2の領域付近のみが図示されている。
 以下では、半導体素子1側を上方側、リードフレーム3側を下方側として説明する。
 接合構造30は、半導体素子1、接合部2、リードフレーム3により構成されている。換言すれば、接合構造30は、半導体デバイス14のうち、ボンディングワイヤ5および樹脂4を除いた部分の構造である。
 半導体素子1は、平面視で矩形形状を有する。半導体素子1は、例えば、IGBT(Insulating Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の集積回路である。
 接合部2は、多孔質金属21とはんだ22とから構成されている(図3も参照)。
[0014]
 多孔質金属21は、銅やニッケルにより形成され、連続する空孔を有する多孔質金属部材である。多孔質金属21は、半導体素子1に対向する小面積の上段部21bと、リードフレーム3に対向する下段部21aとを有する段付き角柱形状を有する。上段部21bは、平面視で、下段部21aより小さく、半導体素子1とほぼ同じサイズまたはそれより小さいサイズの矩形形状を有する。多孔質金属21の中心は、半導体素子1の中心とほぼ同じ位置に配置されている。
 ここで、連続する空孔とは次の意味で使用する。すなわち、多孔質金属の表面には無数の開口が設けられ、その開口から内部に連通し、内部で縦横に形成された無数の空孔のそれぞれが連通していることである。そのため、後述するはんだ印刷工程において、多孔質金属に塗布したはんだ材をスキージで伸ばしたときに、多孔質金属の表面からはんだ材が空孔にまんべんなく、十分に充填される。
[0015]
 はんだ22は、第1のはんだ23と第2のはんだ24とで構成されているものとする。第1のはんだ23は、多孔質金属21の空孔に充填されたはんだと、多孔質金属21の表面を覆うはんだを含む。第2のはんだ24は、多孔質金属21の周側面全面を覆うように第1のはんだ23と一体化されている。
 第1のはんだ23および第2のはんだ24は、多孔質金属21上およびその周囲にはんだ材を印刷などにより付着し、リフロー炉等に投入して加熱することにより形成される。はんだ印刷工程において、多孔質金属21の空孔にはんだ材が充填されるとともに、多孔質金属21の表の面と側面全周にもはんだ材が塗布される。このように多孔質金属21の周囲に塗布されたはんだ材がリフローで溶融してはんだ22が形成される。
 第1のはんだ23は、多孔質金属21の空孔内に充填されたはんだ(以下、充填部と呼ぶ)23aと、半導体素子1と多孔質金属21の上段部21bの上面との間に設けられたはんだ(以下、上部側の表面接合部と呼ぶ)23bと、リードフレーム3と多孔質金属21の下段部21aの下面との間に設けられたはんだ(以下、下部側の表面接合部と呼ぶ)23cを有する。
 なお、図4(b)に示す接合構造30の断面模式図では、上部側および下部側の表面接合部23b、23cの形状は、凹凸の波打ち形状や、局所的な空隙等を無視して、均一な厚さに簡素化して示している。また、上部側および下部側の表面接合部23b、23cは、それぞれ、多孔質金属21の上段部21bの上面の一部の領域のみ、または多孔質金属21の下段部21aの下面の一部の領域のみに形成されることもある。また、上部側の表面接合部23bと下部側の表面接合部23cの一方のみが形成されることもある。
[0016]
 第2のはんだ24は、厚さ方向(上下方向)における半導体素子1とリードフレーム3間において、多孔質金属21の周側面全周を覆って設けられている。第2のはんだ24の周側面は、半導体素子1側からリードフレーム3側に向けて外周側に拡がる傾斜面となっている。換言すれば、第2のはんだ24は、多孔質金属21の下段部21aの周囲側の水平断面積が、上段部21bの周囲側の水平断面積よりも面積が大きい角錐台の如き形状を有する。ここで、水平断面積とは、半導体デバイス14の表裏面と平行に延在する方向の切断線ではんだ22を切った断面の面積である。第2のはんだ24は、第1のはんだ23の上部側の表面接合部23bおよび下部側の表面接合部23cと一体化されている。上部側の表面接合部23bおよび上部側の表面接合部23cと一体化された第2のはんだ24は、厚さ方向における半導体素子1とリードフレーム3間全体に充填された大きい厚さを有する。
[0017]
 比較例として、リードフレームと半導体素子とを、空孔内にはんだが充填された多孔質金属のみを有する接合部により接合する構造がある。すなわち、多孔質金属の表の面全域にのみはんだ材を塗布してはんだ材を空孔内に充填してリフローしてはんだ接合する構造である。換言すれば、本実施形態の第2のはんだ24を有していない接合部により接合する構造がある。この比較例の構造でも、接合時に、多孔質金属の空孔内に充填されたはんだが表面に滲み出て、多孔質金属と半導体素子との間および/または多孔質金属とリードフレームとの間に表面接合部が形成される。しかし、このように、多孔質金属の空孔内にのみはんだを充填してリフローする比較例では、多孔質金属と半導体素子との間および多孔質金属とリードフレームとの間に形成される表面接合部の厚さは大変薄い。このため、負荷が掛かることにより生じるひずみにより生じるき裂進展率が大きく、寿命が低下する。
[0018]
 これに対し、本実施形態の接合構造30では、上述したように、厚さの小さい第1のはんだ23の上部側の表面接合部23bと下部側の表面接合部23cは、厚さ方向(上下方向)における半導体素子1とリードフレーム3間全体に設けられた厚さの大きい第2のはんだ24に囲まれて一体化されている。このため、第1のはんだ23の上部側の表面接合部23bおよび第1のはんだ23の下部側の表面接合部23cの端部に生じるひずみは、第2のはんだ24により抑制され、長寿命化を図ることができる。
 以下、実施例と共に、このことを説明する。
[0019]
[実施例1]
 以下の部材を用いて、図3および図4(a)、(b)に示す半導体デバイス14を作製した。
 半導体素子1は、5mm角のSi-MOSFETを用いた。リードフレーム3として、材質がC19400で、厚さ0.5mmの板材を用いた。ボンディングワイヤ5として、直径200μmのAlワイヤを用いた。多孔質金属21として、材質が銅で、空孔率が80%の連続する空孔を有する多孔質金属部材を用いた。第1のはんだ23として、Sn-10Sbを用いた。また、第2のはんだ24も、第1のはんだ23と同じ、Sn-10Sbを用いた。
[0020]
 多孔質金属21を図4(a)、(b)に示す段付き角柱形状に形成し、第1のはんだ23の量および第2のはんだ24の量を含む量のはんだ22を、多孔質金属21上およびその外周に塗布した。この状態で、例えば、N 等の不活性ガス雰囲気中で加熱するとともに、はんだが溶融中に真空にできるリフロー炉(図示せず)に投入して、図4(a)、(b)に示す構造のはんだ22を有する接合構造30を作製した。
[0021]
 上述した通り、多孔質金属21の上段部21bは、平面視で、下段部21aより小さいサイズの矩形形状を有する。このため、リフロー炉に投入して加熱し、はんだ22を溶融すると、はんだ22は、多孔質金属21の上段部21bと下段部21aとの形状に倣って、半導体素子1側からリードフレーム3側に向けて外周側に拡がる。これにより、はんだ22は、図4(b)に示されるように、リードフレーム3側の面積が半導体素子1側の面積より大きい角錐台形状に形成される。すなわち、はんだ22を多孔質金属21上およびその外周に塗布してリフロー炉に投入するだけで、はんだ22は、図4(b)に示される角錐台形状に形成される。この構造では、はんだ22は、多孔質金属21の上段部21bと下段部21aとの外周のサイズに沿って拡がり、多孔質金属21の上段部21bの周囲と多孔質金属21の下段部21aの周側面を覆って、厚さ方向全体に厚く形成される。
[0022]
 この後、半導体素子1とリードフレーム3とを、ボンディングワイヤ5により接続し、エポキシ樹脂などからなる樹脂4により、半導体素子1、ボンディングワイヤ5、接合部2およびリードフレーム3を、接続用リード15のみが露出されるように封止して図3に示す半導体デバイス14を得た。
[0023]
 また、比較例1として、図5に示す接合構造30Rを有する半導体デバイス(図示せず)を作製した。
 図5は、比較例1の半導体デバイスの要部である接合構造を示し、図5(a)は、半導体デバイスの要部である接合構造を上方からみた平面図であり、図5(b)は、図5(a)のVb-Vb線断面模式図である。
 比較例1の接合構造30Rは、半導体素子1と、接合部2rと、リードフレーム3から構成されている。比較例1の半導体素子1およびリードフレーム3の構造および材料は、それぞれ、実施例1の半導体素子1およびリードフレーム3と同一である。また、比較例1として示す半導体デバイスの接合構造30Rを除いた部分の構造および材料は、本実施形態の半導体デバイス14の接合構造30を除いた部分の構造および材料と同一である。つまり、比較例1の半導体デバイスは接合部2rを有する点でのみ、接合部2を有する本実施形態の半導体デバイス14と相違する。
[0024]
 比較例1については、主として実施例1との相違点について説明する。
 比較例1の接合部2rは、多孔質金属21rと第1のはんだ23とを有する。
 多孔質金属21rは、半導体素子1とほぼ同じ平面サイズを有し、厚さ方向(上下方向)全体に亘り同一面積の矩形断面を有する角柱形状に形成されている。接合部2rは、第1のはんだ23のみを有し、第2のはんだ24を有していない。第1のはんだ23は、上記実施形態の接合構造30と同様、多孔質金属21rの空孔に充填された充填部23aと、半導体素子1と多孔質金属21の上面との間に設けられた上部側の表面接合部23bと、リードフレーム3と多孔質金属21の下面との間に設けられた下部側の表面接合部23cを有する。
 比較例1の半導体デバイスの材料やその他の構造は、すべて、実施例1と同様である。
[0025]
 実施例1の半導体デバイス14および比較例1の半導体デバイスについて、温度サイクル試験を行った後、半導体デバイスそれぞれのき裂進展率を測定した。
 温度サイクル試験としては、-40℃と200℃とを繰り返し2000サイクル行った。
 図6は、本発明の実施例1と比較例1の半導体デバイスにおける、温度サイクル試験後のき裂進展率を示す図である。
 き裂進展率は、半導体素子1の対角線下の断面におけるものである。
 図6に示すように、比較例1の半導体デバイスのき裂進展率は70%であり、実施例1の半導体デバイス14のき裂進展率は59%であった。
 これにより、実施例1の半導体デバイス14は、比較例1の半導体デバイスよりもき裂進展率が小さくなることを確認することができた。
[0026]
 なお、上記第1の実施形態では、第2のはんだ24は、多孔質金属21の外周全周において、厚さ方向における半導体素子1とリードフレーム3間全体に設けられる構造として例示した。しかし、第2のはんだ24は、多孔質金属21の外周の一部の領域において、厚さ方向における半導体素子1とリードフレーム3間全体に設けられる構造としてもよい。
[0027]
 本発明の第1の実施形態によれば、下記の効果を奏する。
(1)電子制御装置10は、半導体素子(電子部品)1と、リードフレーム(基板)3と、接合部2とを備える。接合部2は、多孔質金属21と、第1のはんだ23および第2のはんだ24を有する。第1のはんだ23は、多孔質金属21の空孔に充填された充填部23aと、半導体素子1と多孔質金属21との間の少なくとも一部の領域と、リードフレーム3と多孔質金属21との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部23bまたは23cを有する。第2のはんだ24は、第1のはんだ23の表面接合部23bまたは23cのいずれの厚さより厚い。このように、厚さの小さい第1のはんだ23の表面接合部23b、23cに、厚さの大きい第2のはんだ24を一体化するため、第1のはんだ23の表面接合部23b、23cのき裂の進展が抑制され、半導体デバイス14の信頼性を向上し、高寿命化を図ることができる。
[0028]
-第2の実施形態-
 図7は、本発明の半導体デバイスの要部である接合構造の第2の実施形態の断面模式図である。
 第2の実施形態の接合構造30は、リードフレーム3の多孔質金属21と対向する面にニッケル(Ni)めっき層7を有する点で、第1の実施形態と相違する。
[実施例2]
 リードフレーム3は、実施例1と同様、材質がC19400、厚さ0.5mmの板材を用い、ニッケルめっき層7は、無電解めっきにより厚さ3μmに形成した。実施例2の接合構造30は、リードフレーム3の一面にニッケルめっき層7を形成する以外は、材料およびその他の構成のすべてが、実施例1と同一の接合構造30と同一である。
[0029]
 図8は、本発明の実施例2と比較例1の半導体デバイスにおける、温度サイクル試験後のき裂進展率を示す図である。
 温度サイクル試験は、第1の実施形態と比較例1の場合と同様、-40℃と200℃とを繰り返し2000サイクル行ったものである。
 図8に示すように、比較例1の半導体デバイスき裂進展率は70%であり、実施例2の半導体デバイス14のき裂進展率は56%であった。
 これにより、実施例2の半導体デバイス14も、比較例1の半導体デバイスよりもき裂進展率を小さくすることを確認することができた。しかも、実施例2の半導体デバイス14の方が、実施例1の半導体デバイス14よりもき裂進展率が小さい。
[0030]
 実施例1および比較例1のように、Cuからなるリードフレーム3にSnまたはSn合金を接合すると、CuとSnまたはSn合金との界面に、金属間化合物であるCu-Sn化合物が形成される。
 これに対し、リードフレーム3の一面にニッケルめっき層7を形成する実施例2では、ニッケルめっき層7によりCu-Sn化合物の形成が阻止され、ニッケルめっき層7とSnまたはSn合金との界面にNi―Sn化合物が形成される。
[0031]
 図9は、本発明の実施例2と比較例1の半導体デバイスの平均化合物厚さを示す図である。実施例2および比較例1の平均化合物厚さは、リードフレーム3と接合部2の端部側の界面におけるものである。
 図9に示されるように、実施例2の平均化合物厚さは15μmであり、比較例1の平均化合物厚さ26μmより薄かった。
 金属間化合物は、SnまたはSn合金からなる、はんだに比し、硬くて脆いため、その厚さが厚いほど、き裂が進展し易い。
 リードフレーム3とはんだ22との間にニッケルめっき層7を形成した実施例2は、リードフレーム3とはんだ22との間にニッケルめっき層7が形成されていない比較例1よりも第1のはんだ23の表面接合部23b、23cのき裂の進展率が小さくなり、長寿命化を図ることができることを確認することができた。
[0032]
 以上の通り、第2の実施形態においても、厚さの小さい第1のはんだ23の上部側の表面接合部23bと下部側の表面接合部23cは、厚さ方向における半導体素子1とリードフレーム3間全体に充填された、厚さの大きい第2のはんだ24で覆われている。
 従って、第2の実施形態においても、第1の実施形態と同様な効果を奏する。
 さらに、第2の実施形態では、リードフレーム3の一面に形成するニッケルめっき層7により硬くて脆いCu-Sn化合物の形成が阻止される。このため、き裂進展率の低下に一層の効果を奏する。
[0033]
-第3の実施形態-
 図10は、本発明の半導体デバイスの要部である接合構造の第3の実施形態を示し、図10(a)は、接合部の上面からみた平面図であり、図10(b)は、図10(a)のXb-Xb線断面模式図であり、図10(c)は、図10(a)のXc-Xc線断面模式図である。なお、図10(a)では、半導体素子1を透明とし、その外形を二点鎖線により図示している。
 第3の実施形態の接合構造30では、多孔質金属21は、矩形体の4つのコーナー部44の三角形の領域24aを取り除いた、平面視で、八角形形状を有する。つまり、多孔質金属21は、一対の長辺41と、一対の短辺42と、4つの斜辺43を有する八角形形状を有する。多孔質金属21は、厚さ方向全体に亘り断面積がほぼ同一であり、八角柱形状を有する。
[0034]
 多孔質金属21の長辺41のそれぞれは、半導体素子1の各長辺とほぼ重なる位置に配置され、多孔質金属21の短辺42のそれぞれは、半導体素子1の各短辺とほぼ重なる位置に配置されている。従って、多孔質金属21の周側面全周を覆う第2のはんだ24は、多孔質金属21の各コーナー部44では、三角形の領域24a内にも形成され、斜辺43に接触する内側まで充填される。
 つまり、第3の実施形態では、第1の実施形態よりも、4つのコーナー部44における、半導体素子1の長辺と半導体素子1の短辺と多孔質金属21の斜辺で囲まれる平面視で三角形の領域24aの部分だけ、第2のはんだ24の領域の面積が大きい。
[0035]
 第3の実施形態においても、はんだと電子部品の接合についての他の構成は第1の実施形態と同様であり、第1のはんだ23は、多孔質金属21の空孔内に充填された充填部23aと、半導体素子1と多孔質金属21の上面との間に設けられた上部側の表面接合部23bと、リードフレーム3と多孔質金属21の下面との間に設けられた下部側の表面接合部23cを有する。また、第2のはんだ24は、第1のはんだ23の上部側の表面接合部23bと第1のはんだ23の下部側の表面接合部23cとに一体化されている。
 従って、第3の実施形態においても、第1の実施形態と同様な効果を奏する。また、第3の実施形態では、平面視で三角形の領域24aの部分だけ、第1のはんだ23の上・下部側の表面接合部23b、23cとの接合の面積が第1の実施形態よりも大きいので、第1の実施形態よりも第1のはんだ23の表面接合部23b、23cのき裂の進展を抑制できる可能性がある。
[0036]
 また、温度等、周囲の環境に変化が生じると、半導体素子1のコーナー部44には、他の領域よりも大きいひずみが発生する。第3の実施形態では、大きいひずみが発生する半導体素子1のコーナー部44に、第2のはんだ24が充填された三角形の領域24aが設けられている。このため、第3の実施形態によれば、半導体素子1のコーナー部44に大きな負荷が掛かる場合でも、第1のはんだ23の表面接合部23b、23cのき裂進展率を小さくすることができる。
[0037]
 なお、第3の実施形態において、多孔質金属21を、上下方向である厚さ方向全体に亘り断面積がほぼ同一な八角柱形状として例示した。しかし、第3の実施形態における多孔質金属21を、第1の実施形態と同様、下段部21aの平面サイズが上段部21bの平面サイズより大きい段付き角柱形状としてもよい。
 また、上記実施形態では、多孔質金属21を、平面視で矩形体の4つのコーナー部で取り除いた、平面視で八角形形状として例示した。しかし、多孔質金属21を、平面視で矩形体の1以上のコーナー部で取り除いた五角形以上の多辺形形状を有する部材としたり、平面視で半導体素子1の長辺と半導体素子1の短辺との少なくとも一辺と略接する円や楕円形状を有する部材としたりすることができる。この構造の場合でも、矩形形状の半導体素子1のコーナー部44に対応する領域には、第2のはんだ24が充填される。
[0038]
-第4の実施形態-
 図11は、本発明の半導体デバイスの要部である接合構造の第4の実施形態を示し、図11(a)は、接合構造を上面からみた平面図であり、図11(b)は、図11(a)のXIb-XIb線断面模式図であり、図11(c)は、図11(a)のXIc-XIc線断面模式図である。なお、図11(a)では、半導体素子1を透明とし、その外形を二点鎖線で示している。
 第4の実施形態の半導体デバイス14の接合構造30では、多孔質金属21は、平面視で矩形形状の半導体素子1の4つのコーナー部に対応する領域のみに設けられている。つまり、多孔質金属21は、半導体素子1の長辺に沿う第1辺と、半導体素子1の短辺に沿う第2辺と、第1辺と第2辺とを結ぶ斜辺である第3辺とを有する直角三角形形状を有する4つの多孔質金属部材26a~26dを有する。
[0039]
 多孔質金属部材26a~26dは、相互に離間して配置されており、各多孔質金属部材26a~26dの内側および外側には、第2のはんだ24が形成されている。図11(c)に図示されるように、多孔質金属部材26a~26dは、それぞれ、空孔内に第1のはんだ23が充填された充填部23aを有する。また、各多孔質金属部材26a~26dの上面と半導体素子1との間には第1のはんだ23の上部側の表面接合部23bが設けられ、各多孔質金属部材26a~26dの下面とリードフレーム3との間には第1のはんだ23の下部側の表面接合部23cが設けられている。そして、第2のはんだ24は、第1のはんだ23の上部側の表面接合部23bと下部側の表面接合部23cとに一体化されている。
[0040]
 このように、第4の実施形態においても、第1のはんだ23の表面接合部23b、23cが、厚さの大きい第2のはんだ24により接続された構造を有する。このため、第1の実施形態と同様、第1のはんだ23の表面接合部23b、23cのき裂の進展が抑制され、半導体デバイス14の信頼性を向上することができるという効果を奏する。
[0041]
 なお、第4の実施形態において、第2の実施形態と同様、リードフレーム3の一面にニッケルめっき層7を形成する構造としてもよい。ニッケルめっき層7によりCu-Sn化合物の形成が阻止されるため、さらに第1のはんだ23の表面接合部23b、23cのき裂進展率が小さくなり、長寿命化を図ることができる。
[0042]
 また、第4の実施形態において、多孔質金属部材26a~26dが連結部により一体化された1つの部材として形成され、中央部に厚さ方向に貫通する貫通孔を有する部材としてもよい。
[0043]
-第5の実施形態-
 図12(a)~(d)は、第5の実施形態の半導体デバイスの接合構造の製造方法を示す工程図である。以下、図12(a)~(d)を参照して半導体デバイス14の接合構造30の製造方法を説明する。
 なお、以下の説明は、第1のはんだ23と第2のはんだ24とを同じ材料を用いて形成するものとする。
 図12(a)に示されるように、予め、上段部21bおよび下段部21aを有する段付き角柱形状の多孔質金属21を形成しておき、この多孔質金属21をリードフレーム3上に搭載する。
[0044]
 図12(b)に示されるように、多孔質金属21の下段部21aよりも少し大きい平面サイズの開口部52を有するマスク51を多孔質金属21上に配置し、スキージ53を用いて印刷を行い、多孔質金属21の上面および外周に、第1のはんだ23(または第2のはんだ24)にフラックスを混合したフラックス含有はんだ22Aを被着する。
[0045]
 図12(c)に示されるように、マスク51を取り除いて、多孔質金属21上に半導体素子1を搭載する。マスク51の開口52は、半導体素子1の平面サイズとほぼ同一に形成されており、半導体素子1の外周側面がフラックス含有はんだ22Aの外周側面に一致するように位置を合わせる。
 そして、この状態でN 雰囲気のリフロー炉に投入して加熱し、フラックス含有はんだ22Aを溶融、凝固することにより図12(d)に示される接合構造30を作製する。図12(d)の接合構造30は、図4(b)の接合構造30と同一構造である。
[0046]
 この後は、図示はしないが、実施例1と同様、半導体素子1とリードフレーム3とを、ボンディングワイヤ5により接続し、半導体素子1、ボンディングワイヤ5、接合部2およびリードフレーム3を、接続用リード15のみが露出されるように封止して半導体デバイス14を作製する。
[0047]
[実施例5]
 上記図12(a)~(d)に記載した方法により実施例5の半導体デバイス14を作製した。
 実施例5の半導体デバイス14の接合構造30は、実施例1のはんだ22をフラックス含有はんだ22Aに替えた以外はすべて実施例1と同一であり、多孔質金属21は、空孔率80%の銅により形成されている。
[0048]
[比較例2]
 比較例2として、多孔質金属21が、空孔率20%の銅により形成されている以外は、すべて実施例5の半導体デバイスの製造方法と同じ製造方法を用いて比較例2の半導体デバイス(図示せず)を作製した。
[0049]
 図13は、本発明の実施例5と比較例2のボイド率を示す図である。なお、図13には、多孔質金属21を用いない場合のボイド率も記載してある。
 図13に示す通り、空孔率が20%でCuの網目が密な比較例2の構造の接合部のボイド率は多孔質金属21を含まない接合部のボイド率に比べて高かった。これに対し、実施例5の構造の接合部のボイド率は,多孔質金属21を含まない接合部のボイド率と同等であった。この結果から、多孔質金属21の空孔率が大きくなるとボイド率が小さくなる傾向が確認される。従って、空孔率が30%以上の多孔質金属21のボイド率は、多孔質金属21の空孔率が20%の場合のボイド率25%より小さくなる。このボイド率は、実用に供して支障が無い。
 従って、各実施形態において、空孔率30%以上の多孔質金属21を用いることで、第1のはんだ23の表面接合部23b、23cのき裂の進展を抑制する効果と、ボイド率の発生を抑制する効果とを両立することができる。
[0050]
 なお、空孔率が20%の多孔質金属の骨格は、空孔率が80%の多孔質金属の骨格より太く熱容量が大きい。本発明のごとく、フラックス成分を含有するペースト状のはんだを多孔質金属に印刷し、リフローすることで接合部を形成する場合,熱容量が大きいと気化したフラックス成分が未溶融のはんだに吸着することで、リフロー工程中に多孔質金属の網目から離脱せずボイドとして接合部に残存することでボイド率が高くなったと予測される。
[0051]
 なお、上記各実施形態では、半導体素子1を支持する支持部材として金属製のリードフレーム3を用いる構造として例示した。しかし、リードフレーム3に替えて、配線パターンや接続パッドが設けられた回路基板や、絶縁板等の基板を用いることができる。
[0052]
 上記各実施形態では、第2のはんだ24は、上下方向である厚さ方向の半導体素子1とリードフレーム3間全体に充填された大きい厚さを有する構造として例示した。しかし、第2のはんだ24は、上・下部側の表面接合部23b、23cの少なくとも一方に接続され、この表面接合部23b、23cよりも厚く形成されていればよく、必ずしも、厚さ方向の半導体素子1とリードフレーム3間全体に充填されていなくてもよい。
[0053]
 上記実施形態では、第1のはんだ23と第2のはんだ24とを、同一の材料からなる、はんだとして例示した。しかし、第1のはんだ23と第2のはんだ24とを、異なる材料からなる、はんだとしてもよい。第1のはんだ23と第2のはんだ24とを異なる材料のはんだとするには、第1のはんだ23を多孔質金属21の空孔に充填した後、第2のはんだ24を印刷等により多孔質金属21の外表面に塗布し、リフロー等に投入して、溶融・凝固すればよい。
[0054]
 上記各実施形態や変形例を組み合わせてもよい。さらに、上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
[0055]
 次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
 日本国特許出願2018-241186(2018年12月25日出願)

符号の説明

[0056]
  1   半導体素子(電子部品)
  2   接合部
  3   リードフレーム(基板)
  4   樹脂
  7   ニッケルめっき層
 10   電子制御装置
 21   多孔質金属
 21a  下段部
 21b  上段部
 22、22A   はんだ
 23   第1のはんだ
 23a  充填部
 23b  上部側の表面接合部
 23c  下部側の表面接合部
 24   第2のはんだ
 24a  領域
 26a~26d   多孔質金属部材
 30   接合構造
 44   コーナー部

請求の範囲

[請求項1]
 電子部品と、
 基板と、
 前記電子部品と前記基板を接合する接合部とを備え、
 前記接合部は、
 連続する空孔を有する多孔質金属と、
 前記多孔質金属の前記空孔に充填された充填部、前記電子部品と前記多孔質金属との間の少なくとも一部の領域と、前記基板と前記多孔質金属との間の少なくとも一部の領域との少なくとも一方に設けられた表面接合部とを有する第1のはんだと、
 前記電子部品と前記基板間に設けられ、前記第1のはんだの前記表面接合部の側方側を覆うように第1のはんだと一体化された、前記一方の前記表面接合部より厚い第2のはんだと、を含む電子制御装置。
[請求項2]
 請求項1に記載の電子制御装置において、
 前記基板はリードフレームである電子制御装置。
[請求項3]
 請求項1に記載の電子制御装置において、
 前記基板の前記多孔質金属と対向する面に、ニッケルめっき層が形成されている電子制御装置。
[請求項4]
 請求項1に記載の電子制御装置において、
 前記第1のはんだと前記第2のはんだとは、同じ材料で形成されている電子制御装置。
[請求項5]
 請求項1に記載の電子制御装置において、
 前記多孔質金属の平面視での面積は、前記基板対向側と前記電子部品対向側で異なる電子制御装置。
[請求項6]
 請求項5に記載の電子制御装置において、
 前記多孔質金属の平面視での面積は、前記基板対向側の方が前記電子部品対向側よりも大きい電子制御装置。
[請求項7]
 請求項1に記載の電子制御装置において、
 前記第2のはんだは、前記多孔質金属の周側面を覆って形成されている電子制御装置。
[請求項8]
 請求項1に記載の電子制御装置において、
 前記多孔質金属は、少なくとも1つのコーナー部を有する五角形以上の多辺形形状を有し、
 前記第2のはんだは、前記多孔質金属の前記コーナー部に充填されている電子制御装置。
[請求項9]
 請求項1に記載の電子制御装置において、
 前記多孔質金属は、円または楕円形状を有し、
 前記第2のはんだは、矩形形状の前記電子部品の各コーナー部に対応する領域に充填されている電子制御装置。
[請求項10]
 請求項1に記載の電子制御装置において、
 前記多孔質金属は、厚さ方向に貫通する中空部を有し、
 前記第2のはんだは、前記多孔質金属の前記中空部内に充填されている電子制御装置。
[請求項11]
 請求項1に記載の電子制御装置において、
 前記多孔質金属は、銅、ニッケルの少なくとも1つを含む金属または合金からなる電子制御装置。
[請求項12]
 請求項1に記載の電子制御装置において、
 前記多孔質金属の空孔率は、30%以上である電子制御装置。
[請求項13]
 請求項1に記載の電子制御装置において、
 前記電子部品と、前記接合部と、前記接合部により前記電子部品に接合された少なくとも前記基板の領域とを封止する樹脂をさらに備える電子制御装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]