Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020135138 - TRENCH GATE IGBT AND DEVICE

Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052  

权利要求书

1   2   3   4   5   6   7   8   9   10  

附图

1   2  

说明书

发明名称 : 沟槽栅IGBT及装置

[0001]
相关申请的交叉引用
[0002]
本申请要求于2018年12月25日提交的申请号为2018115894861,发明名称为“沟槽栅IGBT及装置”的中国专利申请的优先权,其通过引用方式全部并入本申请。

技术领域

[0003]
本申请实施例涉及半导体技术领域,尤其涉及沟槽栅IGBT及装置。

背景技术

[0004]
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管,简称GTR)的低导通压降两方面的优点,由于IGBT具有驱动功率小而饱和压降低的优点,目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。
[0005]
IGBT又进一步可以分为平面栅IGBT和沟槽栅IGBT,沟槽栅IGBT的性能可分为动态特性和静态特征。其中,静态特性主要体现在沟槽栅IGBT的导通压降上,导通压降越低,则沟槽栅IGBT的通态功耗越低,沟槽栅IGBT的静态特性越好。导通特性是影响动态功耗的关键参数之一。
[0006]
目前,现有技术中沟槽栅IGBT的动态功耗不能满足特殊应用场景的需求是半导体技术领域亟待解决的一个技术问题。
[0007]
发明内容
[0008]
本申请实施例提供沟槽栅IGBT及装置,用以解决现有技术中沟槽栅IGBT的动态功耗过高的技术问题,以起到减小沟槽栅IGBT的动态功耗的有益效果。
[0009]
根据本申请实施例的第一个方面,提供一种沟槽栅IGBT,包括栅极和漂移区,所述栅极和对应的沟槽表面设置有栅极氧化层,所述沟槽设置在衬底内部,其中:
[0010]
所述沟槽的侧面与漂移区所共同形成的界面上具有多个凹陷。
[0011]
进一步,所述多个凹陷在沟槽内均匀排布。
[0012]
进一步,所述沟槽与漂移区的界面部分所对应栅极氧化层,相比所述沟槽其他部分所对应栅极氧化层的厚度厚。
[0013]
进一步,所述多个凹陷所组成的界面在沟槽栅IGBT的侧剖面图上构成以下一种形状或多种形状的组合:正弦波、矩形波、三角波和阶梯波。
[0014]
进一步,还包括填充在所述沟槽内的多晶硅层,所述多晶硅层和沟槽通过栅极氧化层隔离;所述栅极置于多晶硅层上方。
[0015]
进一步,还包括P阱区:
[0016]
所述P阱区置于所述半导体衬底的顶部,位于漂移区上方;
[0017]
所述P阱区与所述漂移区和所述沟槽连接。
[0018]
进一步,还包括发射极和集电极:
[0019]
所述集电极置于半导体衬底的背部;所述集电极位于漂移区下方;
[0020]
所述发射极分别和所述P阱区及所述沟槽相连。
[0021]
进一步,还包括位于所述漂移区底部与所述集电极之间的缓冲层。
[0022]
进一步,所述半导体衬底为单晶结构硅衬底。
[0023]
根据本申请实施例的第二个方面提供一种装置,包括如上述任一项所述的沟槽栅IGBT。
[0024]
本申请实施例提供沟槽栅IGBT及装置,对现有技术中沟槽栅IGBT进行改进,所述改进后的沟槽栅IGBT包括栅极,所述栅极和对应的沟槽表面设置有栅极氧化层,所述沟槽设置在衬底内部,所述沟槽的侧面与漂移区所共同形成的界面上具有多个凹陷。在沟槽栅IGBT开关过程中,所述凹陷所对应的栅极氧化层可以束缚和积累电子电荷,从而提高导通能力,解决现有技术中沟槽栅IGBT的动态功耗过高的技术问题,以起到减小沟槽栅IGBT的动态功耗的有益效果。

附图说明

[0025]
为了更清楚地说明本申请实施例或现有技术中的术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0026]
图1是现有技术中的沟槽栅IGBT芯片的剖面结构示意图;
[0027]
图2是本申请实施例提供的沟槽栅IGBT芯片的剖面结构示意图。

具体实施方式

[0028]
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
[0029]
沟槽栅IGBT的性能可分为动态特性和静态特征。其中,静态特性主要体现在沟槽栅IGBT的导通压降上,导通压降越低,则沟槽栅IGBT的通态功耗越低,沟槽栅IGBT的静态特性越好。导通特性是影响动态功耗的关键参数之一。
[0030]
现有技术中沟槽栅IGBT芯片的剖面示意图如图1所示。包括发射极A101、沟槽A121、沟槽栅极氧化层A122、多晶硅栅极A123、P阱区A103、漂移区A104和集电极A105。
[0031]
IGBT开通时,电子从发射极A101注入到漂移区A104、空穴从集电极A105注入到漂移区A104,电子和空穴在漂移区A104发生电导调制效应,使得IGBT的导通压降较低。在IGBT关断时,漂移区A104中的空穴主要通过与漂移区A104中的电子复合来消灭,从而实现IGBT的关断;但是,由于空穴和电子的复合速度较低,因而IGBT关断所需时间较长,进而IGBT的关断功耗也较高。
[0032]
为解决上述至少一个技术问题,本申请实施例提供一种沟槽栅IGBT,包括栅极,所述栅极和对应的沟槽表面设置有栅极氧化层,所述沟槽设置在衬底内部,所述沟槽与漂移区的边界具有多个凹陷,起到减小沟槽栅IGBT的动态功耗的有益效果。
[0033]
下面结合附图对本申请的具体实施方式进行说明。
[0034]
图2是本申请实施例提供的沟槽栅IGBT芯片的剖面结构示意图。
[0035]
参见图2,本申请实施例提供的沟槽栅IGBT芯片包括硅片衬底,硅片衬底第一表面的有源区A200、漂移区A204和硅片第二表面的集电极A205;所述漂移区A204连接所述有源区A200和集电极A205。
[0036]
所述有源区A200包括发射极A201、沟槽A221、多晶硅A223、波形沟槽栅极氧化层A224,p阱区A203;沟槽A221与发射极A201和P阱区A203相邻部分上形成普通沟槽栅极氧化层A222;沟槽A221与漂移区A204相邻部分的多个凹陷构成均匀波形,其上形成波形沟槽栅极氧化层A224;所述p阱区A203连接所述发射极A201和所述漂移区A204,所述沟槽A221穿过所述发射极A201、所述p阱区A203和所述漂移区A204;与所述发射极A201和p阱区A203相邻的普通沟槽栅极氧化层A222,与所述漂移区A204相邻的波形沟槽栅极氧化层A224覆盖在所述沟槽A221的表面,所述多晶硅层A223填充于所述沟槽A221中。
[0037]
其中,需要强调的是,沟槽A221与漂移区A204的边界具有的各个凹陷能够为不同形状,也能够为相同形状,本申请实施例不作具体限定;同时,各凹陷的形状能够为矩形、三角形、圆弧形、梯形等等,本申请实施例同样不作具体限定。
[0038]
进一步,本申请实施例提供的沟槽栅IGBT,还包括位于所述漂移区底部与所述集电极之间的缓冲层A206。其中,缓冲层具有能电场截止,够有效的防止IGBT被击穿或提前击穿的有益效果。
[0039]
还进一步,可选的,所述凹陷形成一个钝角或锐角,所述角的开口朝向漂移区A204。
[0040]
再进一步,有源区是硅片上做有源器件的区域。有源区必须在外加适当的偏置电压情况下才能正常工作的器件。比如BJT,发射结正偏,集电结反偏,处于放大工作状态。偏置电压不同,管子工作状态不同。还有MOS管,必须在栅极加压,使得沟道反型的情况下,才能工作。否则,源漏不管怎么加压,管子都不工作。像这类依赖外加电源,才能工作的器件叫有源器件。因此,一般情况下,两个端的是无源器件(除二极管外,二极管是有源器件),三个及以上的是有源器件。
[0041]
本申请将与漂移区相邻的沟槽的侧面上设置了多个凹陷,使与漂移区相邻的沟槽厚度比较厚,降低了栅电容,提高了开关速度。而在IGBT开关过程中,凹陷处所对应栅极氧化层的边界因为具有凹陷结构,可以束缚和积累电子电荷,从而提高导通能力。由此实现缩短IGBT的开关时间,以及改善导通特性,降低IGBT功耗。
[0042]
所述多个凹陷所组成的面在沟槽栅IGBT的侧剖面图上构成以下一种或多种形状的组合:正弦波、矩形波、三角波和阶梯波。
[0043]
参见图2,本申请提供的沟槽栅IGBT芯片包括硅片衬底,包括硅片第一表面的有源区A200、漂移区A204和硅片第二表面的集电极A205;所述漂移区A204连接所述有源区A200和集电极A205。
[0044]
所述有源区A200包括发射极A201、沟槽A221、普通沟槽栅极氧化层A222、多晶硅A223、波形沟槽栅极氧化层A224,p阱区A203;所述p阱区A203连接所述发射极A201和所述漂移区A204,所述沟槽A221穿过所述发射极A201、所述p阱区A203和所述漂移区A204;与所述发射极A201和p阱区A203相邻的普通沟槽栅极氧化层A222,与所述漂移区A204相邻的波形沟槽栅极氧化层A224覆盖在所述沟槽A221的表面,所述多晶硅层A223填充于所述沟槽A221中。
[0045]
所述普通沟槽栅极氧化层A222和波形沟槽栅极氧化层A224共同构成栅极氧化层。所述二氧化硅层A223的厚度为0.15um,所述沟槽A221的宽度为1.5um,所述沟槽A221的深度为5.5um-10um,所述波形沟槽栅极氧化层A224通过多次异向和同向刻蚀,然后氧化、沉积获得。所述发射极A201的厚度为0.5um,p阱区A203的厚度为2.8um,漂移区A204的厚度为70um,集电极A205的厚度为0.5um。所述发射极A201的掺杂浓度为5*10 19/cm -3,所述p阱区A203的掺杂浓度为4*10 16/cm -3,所述漂移区A204的掺杂浓度为1.5*10 14/cm -3,所述集电极A205的掺杂浓度为8*10 17/cm -3
[0046]
对于IGBT而言,在导通时,电子从发射极A201注入到漂移区A204,空穴从集电极A205注入到漂移区A204。本实施例根据IGBT开关特性和导通特性,将漂移区A204相邻的普通沟槽栅极氧化层A222通过多次异向和同向刻蚀等工艺形成波形栅极氧化层A224。因此,沟槽A221与漂移区的边界部分所对应栅极氧化层的栅极氧化层厚度比较厚,降低了栅电容,提高了开关速度。而波形沟槽栅极氧化层A224的波纹之间的凹槽部分,可以在IGBT开关过程中,束缚和积累电子电荷,从而提高导通能力。
[0047]
在本申请上述任一实施例的基础上,提供一种装置,包括上述任一所述的沟槽栅IGBT。
[0048]
作为电力电子重要大功率主流器件之一,IGBT已经广泛应用于家用电器、交通运输、电力工程、可再生能源和智能电网等领域中。在工业应用方面,如交通控制、功率变换、工业电机、不间断电源、风电与太阳能设备,以及用于自动控制的变频器。在消费电子方面,IGBT用于家用电器、相机和手机。本申请实施例所述装置的种类不作具体限定,只要是IGBT应用的装置都认为是本申请实施例所保护的装置。
[0049]
最后,本申请实施例提供沟槽栅IGBT及装置,对现有技术中沟槽栅IGBT进行改进,所述改进后的沟槽栅IGBT包括栅极,所述栅极和对应的沟槽表面设置有栅极氧化层,所述沟槽设置在衬底内部,所述沟槽与漂移区的边界具有多个凹陷。在沟槽栅IGBT开关过程中,所述沟槽与漂移区的边界具有多个凹陷所对应的栅极氧化层可以束缚和积累电子电荷,从而提高导通能力,解决现有技术中沟槽栅IGBT的动态功耗过高的技术问题,以起到减小沟槽栅IGBT的动态功耗的有益效果。
[0050]
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
[0051]
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
[0052]
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不 使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

权利要求书

[权利要求 1]
一种沟槽栅IGBT,包括栅极和漂移区,所述栅极和对应的沟槽表面设置有栅极氧化层,所述沟槽设置在衬底内部,其特征在于: 所述沟槽的侧面与漂移区所共同形成的界面上具有多个凹陷。
[权利要求 2]
根据权利要求1所述沟槽栅IGBT,其特征在于, 所述多个凹陷在沟槽内均匀排布。
[权利要求 3]
根据权利要求1所述的沟槽栅IGBT,其特征在于, 所述沟槽与漂移区的界面部分所对应栅极氧化层,相比所述沟槽其他部分所对应栅极氧化层的厚度厚。
[权利要求 4]
根据权利要求1所述的沟槽栅IGBT,其特征在于, 所述多个凹陷所组成的界面在沟槽栅IGBT的侧剖面图上构成以下一种形状或多种形状的组合:正弦波、矩形波、三角波和阶梯波。
[权利要求 5]
根据权利要求1所述的沟槽栅IGBT,其特征在于, 还包括填充在所述沟槽内的多晶硅栅极,所述多晶硅栅极和沟槽通过栅极氧化层隔离。
[权利要求 6]
根据权利要求1所述的沟槽栅IGBT,其特征在于, 还包括P阱区: 所述P阱区置于所述半导体衬底的顶部,位于漂移区上方; 所述P阱区与所述漂移区和所述沟槽连接。
[权利要求 7]
根据权利要求6所述的沟槽栅IGBT,其特征在于, 还包括发射极和集电极: 所述集电极置于半导体衬底的背部;所述集电极位于漂移区下方; 所述发射极分别和所述P阱区及所述沟槽相连。
[权利要求 8]
根据权利要求7任一所述的沟槽栅IGBT,其特征在于, 还包括位于所述漂移区底部与所述集电极之间的缓冲层。
[权利要求 9]
根据权利要求1所述的沟槽栅IGBT,其特征在于, 所述半导体衬底为单晶结构硅衬底。
[权利要求 10]
一种装置,其特征在于, 包括如权利要求1-9任一项所述的沟槽栅IGBT。

附图

[ 图 1]  
[ 图 2]