Processing

Please wait...

Settings

Settings

Goto Application

1. WO2021057611 - PIXEL CIRCUIT, DRIVING METHOD, AND DISPLAY DEVICE

Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15  

附图

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16  

说明书

发明名称 : 像素电路、驱动方法及显示装置

[0001]
本申请要求于2019年9月24日提交的、申请号为201910905348.8的中国专利申请的优先权,其全部内容通过引用结合在本申请中。

技术领域

[0002]
本公开实施例涉及显示技术领域,尤其涉及一种像素电路、驱动方法及显示装置。

背景技术

[0003]
有机发光二极管(Organic Light Emitting Diode,OLED)面板具有可弯曲,对比度高,功耗低等特点,受到了广泛关注。OLED面板中的OLED是由像素电路中的驱动晶体管产生的电流进行驱动发光的。然而,由于工艺的限制和使用时间的增加,驱动晶体管的阈值电压Vth会发生不同程度的漂移,从而使得OLED面板产生OLED发光亮度不均匀的问题。此外,由于OLED面板中IR Drop(压降)的存在,也会使得OLED面板产生OLED发光亮度不均匀的问题。
[0004]
发明内容
[0005]
本公开实施例提供了一种像素电路、驱动方法及显示装置。
[0006]
根据本公开实施例的一个方面,提供了一种像素电路,包括:
[0007]
信号输入子电路,配置为根据第一控制信号端、第二控制信号端以及第三控制信号端的信号,将数据信号端的电压、参考电压信号端的电压、所述驱动晶体管的阈值电压写入所述驱动晶体管的栅极;
[0008]
阈值补偿子电路,配置为在复位信号端的信号的控制下,将所述驱动晶体管的栅极与所述驱动晶体管的漏极导通;
[0009]
发光控制子电路,配置为在第一发光控制信号端的控制下,将第一电源端的信号提供给所述驱动晶体管的漏极;在第二发光控制信号端的控制下,将所述发光器件的第一极与所述驱动晶体管的源极导通,以驱动所述发光器件发光。
[0010]
例如,所述信号输入子电路包括:第一开关晶体管、第二开关晶体管、第三开关晶 体管以及第一电容;其中,
[0011]
所述第一开关晶体管的栅极与所述第一控制信号端电连接,所述第一开关晶体管的第一极与所述参考电压信号端电连接,所述第一开关晶体管的第二极与所述第一电容的第一极电连接;
[0012]
所述第二开关晶体管的栅极与所述第二控制信号端电连接,所述第二开关晶体管的第一极与所述驱动晶体管的源极电连接,所述第二开关晶体管的第二极与数据信号端电连接;
[0013]
所述第三开关晶体管的栅极与所述第三控制信号端电连接,所述第三开关晶体管的第一极与所述第一电容的第一极电连接,所述第三开关晶体管的第二极与所述驱动晶体管的漏极电连接;
[0014]
所述第一电容的第二极与所述驱动晶体管的栅极电连接。
[0015]
例如,所述信号输入子电路包括:第四开关晶体管、第五开关晶体管、第六开关晶体管以及第二电容;其中,
[0016]
所述第四开关晶体管的栅极与所述第一控制信号端电连接,所述第四开关晶体管的第一极与数据信号端电连接,所述第四开关晶体管的第二极与所述发光器件的第一极电连接;
[0017]
所述第五开关晶体管的栅极与所述第二控制信号端电连接,所述第五开关晶体管的第一极与所述驱动晶体管的源极电连接,所述第五开关晶体管的第二极与参考电压信号端电连接;
[0018]
所述第六开关晶体管的栅极与所述第三控制信号端电连接,所述第六开关晶体管的第一极与所述第二电容的第一极电连接,所述第六开关晶体管的第二极与所述驱动晶体管的源极电连接。
[0019]
例如,所述阈值补偿子电路包括第七开关晶体管,其中,
[0020]
所述第七开关晶体管的栅极与所述复位信号端电连接,所述第七开关晶体管的第一极与所述驱动晶体管的栅极电连接,所述第七开关晶体管的第二极与所述驱动晶体管的漏极电连接。
[0021]
例如,所述发光控制子电路包括第八开关晶体管、第九开关晶体管;
[0022]
所述第八开关晶体管的栅极与所述第一发光控制信号端电连接,所述第八开关晶体管的第一极与第一电源端电连接,所述第八开关晶体管的第二极与所述驱动晶体管的漏 极电连接;
[0023]
所述第九开关晶体管的栅极与所述第二发光控制信号端电连接,所述第九开关晶体管的第一极与所述驱动晶体管的漏极电连接,所述第九开关晶体管的第二极与所述发光器件的第一极电连接。
[0024]
例如,所述像素电路还包括:阳极复位子电路;所述阳极复位子电路配置为在第一控制信号端的控制下,将所述发光器件的第一极与所述参考电压信号端导通。
[0025]
例如,所述阳极复位子电路包括:第十开关晶体管;
[0026]
所述第十开关晶体管的栅极与第一控制信号端电连接,所述第十开关晶体管的第一极与所述发光器件的第一极电连接,所述第十发光晶体管的第二极与所述参考电压信号端电连接。
[0027]
例如,所述第一控制信号端和所述第二控制信号端中的至少一个信号端与所述复位信号端为同一信号端。
[0028]
例如,所述第一控制信号端和所述第二控制信号端为同一信号端。
[0029]
例如,所述第三控制信号端和所述第二发光控制信号端为同一信号端。
[0030]
根据本公开实施例的另一方面,提供了一种显示装置,包括根据本公开实施例的上述任一种像素电路。
[0031]
根据本公开实施例的另一方面,提供了一种根据本公开实施例的像素电路的驱动方法,包括:
[0032]
在复位阶段,对所述复位信号端施加第一电平的信号,对所述第一发光控制信号端施加所述第一电平的信号,对所述第二发光控制信号端施加第二电平的信号,对所述第三控制信号端施加所述第二电平的信号;
[0033]
在数据输入阶段,对所述复位信号端施加所述第一电平的信号,对所述第一控制信号端施加所述第一电平的信号,对所述第二控制信号端施加所述第一电平的信号,对所述第三控制信号端施加所述第二电平的信号,对所述第一发光控制信号端施加所述第二电平的信号,对所述第二发光控制信号端施加所述第二电平的信号;
[0034]
在发光阶段,对所述复位信号端施加所述第二电平的信号,对所述第一控制信号端施加所述第二电平的信号,对所述第二控制信号端施加所述第二电平的信号,对所述第三控制信号端施加第一电平的信号,对所述第一发光控制信号端施加所述第一电平的信号,对所述第二发光控制信号端施加所述第一电平的信号。
[0035]
例如,所述方法还包括,在所述复位阶段:对所述第一控制信号端施加所述第一电平的信号,对所述第二控制信号端施加所述第一电平的信号。
[0036]
例如,所述方法还包括,对所述第一控制信号端施加所述第二电平的信号,对所述第二控制信号端施加所述第二电平的信号
[0037]
根据本公开实施例,可以对驱动子电路的阈值电压进行补偿,使得驱动电流与驱动子电路的阈值电压无关,消除由于阈值电压不均匀导致的各像素发光亮度不均的问题。并且,通过上述子电路与元件的相互配合,可以对电源电压进行补偿,使得驱动电流与电源电压无关,消除由于电源电压的压降所导致的整体显示亮度不均的问题。

附图说明

[0038]
图1为根据本公开实施例的像素电路的一个示例结构示意图;
[0039]
图2为根据本公开实施例的像素电路的另一示例结构示意图;
[0040]
图3为根据本公开实施例的像素电路的一个示例电路结构示意图;
[0041]
图4为根据本公开实施例的像素电路的另一示例电路结构示意图;
[0042]
图5为根据本公开实施例的像素电路的另一示例电路结构示意图;
[0043]
图6为根据本公开实施例的像素电路的另一示例电路结构示意图;
[0044]
图7为根据本公开实施例的像素电路的另一示例电路结构示意图;
[0045]
图8为根据本公开实施例的像素电路的另一示例电路结构示意图;
[0046]
图9为图3所示的像素电路的信号时序图;
[0047]
图10为图4所示的像素电路的信号时序图;
[0048]
图11为图5所示的像素电路的信号时序图;
[0049]
图12为图6所示的像素电路的信号时序图;
[0050]
图13为图7所示的像素电路的信号时序图;
[0051]
图14为图8所示的像素电路的信号时序图;
[0052]
图15为本公开实施例提供的驱动方法的一个示例流程图;以及
[0053]
图16为本公开实施例提供的驱动方法的另一示例流程图。

具体实施方式

[0054]
为了使本公开实施例的目的、技术方案和优点更加清楚,下面将结合附图对本公开 实施例作进一步地详细描述。显然,所描述的实施例仅是本公开实施例一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本公开的范围。
[0055]
附图中各部件的形状和大小不反映真实比例,目的只是示意说明本公开实施例内容。
[0056]
如图1所示,根据本公开实施例的一种像素电路可以包括:信号输入子电路10、阈值补偿子电路20、发光控制子电路30、驱动晶体管DT以及发光器件L。
[0057]
信号输入子电路10分别与第一控制信号端E1、第二控制信号端E2、第三控制信号端E3、数据信号端Data、参考电压信号端Vref以及驱动晶体管DT的源极电连接,配置为根据第一控制信号端E1、第二控制信号端E2以及第三控制信号端E3的信号,将数据信号端Data的电压Vdata、参考电压信号端Vref的电压VREF、驱动晶体管DT的阈值电压Vth写入驱动晶体管DT的栅极。
[0058]
阈值补偿子电路20分别与复位信号端Reset和驱动晶体管DT的栅极以及驱动晶体管DT的漏极电连接。阈值补偿子电路20配置为在复位信号端Reset的信号的控制下,将驱动晶体管DT的栅极与驱动晶体管DT的漏极导通.
[0059]
发光控制子电路30分别与第一电源端ELVDD、第一发光控制端EM1、第二发光控制端EM2、驱动晶体管DT的漏极、发光器件L的第一极电连接。发光控制子电路30配置为在第一发光控制信号端EM1的信号控制下,将第一电源端ELVDD的信号提供给驱动晶体管DT的漏极;以及在第二发光控制信号端EM2的控制下,将发光器件L的第一极与驱动晶体管DT的源极导通。
[0060]
本公开实施例提供的像素电路,通过上述子电路与元件的相互配合,可以对驱动晶体管DT的阈值电压进行补偿,使得驱动发光器件L发光的驱动电流与驱动子电路的阈值电压无关,改善由于阈值电压不均匀导致的发光亮度不均的问题。并且,通过上述子电路与元件的相互配合,可以对第一电源端ELVDD的电压进行补偿,使得驱动发光器件的驱动电流与第一电源端ELVDD的电压无关,可以改善由于第一电源端ELVDD的IR Drop导致的发光亮度不均的问题。
[0061]
下面结合具体实施例,对本公开实施例进行详细说明。需要说明的是,本实施例中是为了更好的解释本公开实施例,但不限制本公开实施例。
[0062]
在本公开实施例提供的像素电路中,如图3、图4、图8所示,驱动晶体管DT可以为N型晶体管,对于驱动晶体管DT为P型晶体管的情况,设计原理与本公开实施例 相同,也属于本公开实施例保护的范围。
[0063]
在本公开实施例提供的像素电路中,发光器件L的第一端与发光控制子电路电连接,发光器件L的第二端与第二电源端ELVSS电连接。并且,发光器件L可以为:有机发光二极管(Organic Light Emitting Diode,OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes,QLED)中的至少一种。例如,发光器件L为OLED时,OLED的阳极为发光器件L的第一端,阴极为发光器件L的第二端。
[0064]
在本公开实施例提供的像素电路中,如图3、图4、图8所示,信号输入子电路10可以包括:第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3以及第一电容C1。第一开关晶体管T1的栅极与第一控制信号端E1电连接,第一开关晶体管T1的第一极与参考电压信号端Vref电连接,第一开关晶体管T1的第二极与第一电容C1的第一极电连接。
[0065]
第二开关晶体管T2的栅极与第二控制信号端E2电连接,第二开关晶体管T2的第一极与驱动晶体管DT的源极电连接,第二开关晶体管T2的第二极与数据信号端Data电连接。
[0066]
第三开关晶体管T3的栅极与第三控制信号端E3电连接,第三开关晶体管T3的第一极与第一电容C1的第一极电连接,第三开关晶体管T3的第二极与驱动晶体管DT的源极电连接。
[0067]
第一电容C1的第二极与驱动晶体管DT的栅极电连接。
[0068]
在本公开实施例提供的像素电路中,第一开关晶体管T1在第一控制信号端E1的信号控制下处于导通状态时,可以将参考电压信号端Vref的信号提供给第一电容C1的第一极。第二开关晶体管T2在第二控制信号端E2的信号控制下处于导通状态时,可以将数据信号端Data的信号提供给驱动晶体管DT的源极;第三开关晶体管T3在第三控制信号端E3的信号控制下处于导通状态时,可以将驱动晶体管DT的源极与第一电容C1的第一极导通。第一电容C1配置为储存输入到第一电容C1的第一极和第一电容C1的第二极的电压。
[0069]
如图3-图8所示,在根据本公开实施例的示例像素电路中,阈值补偿子电路20可以包括:第七开关晶体管T7。第七开关晶体管T7的栅极与复位信号端Reset电连接,第七开关晶体管T7的第一极与驱动晶体管DT的栅极、电容的第二极电连接,第七开关晶体管T7的第二极与第八开关晶体管T8的第二极和驱动晶体管DT的漏极电连接。
[0070]
例如,第七开关晶体管T7在复位信号端Reset的信号的控制下处于导通状态时,可以将驱动晶体管DT的漏极与驱动晶体管DT的栅极导通,使驱动晶体管DT形成二极管结构。
[0071]
如图3-图8所示,发光控制子电路30可以包括:第八开关晶体管T8、第九开关晶体管T9。第八开关晶体管T8的栅极与第一发光控制信号端EM1电连接,第八开关晶体管T8的第一极与第一电源端ELVDD电连接,第八开关晶体管T8的第二极与第七开关晶体管T7的第二极和驱动晶体管DT的漏极电连接。
[0072]
第九开关晶体管T9的栅极与第二发光控制信号端EM2电连接,第九开关晶体管T9的第一极与驱动晶体管DT的源极、第二开关晶体管T2的第一极、第三开关晶体管T3的第二极电连接,以及第九开关晶体管T9的第二极与发光器件L的第一极电连接。
[0073]
如图2与图4所示,根据本公开实施例的像素电路还可以包括阳极复位子电路40。阳极复位子电路40分别与第一控制信号端E1、参考电压信号端Vref、发光器件L的第一极电连接。阳极复位子电路40配置为在第一控制信号端E1的信号的控制下,将发光器件L的第一极与参考电压信号端Vref导通。例如,阳极复位子电路40包括第十开关晶体管T10。第十开关晶体管T10的栅极与第一控制信号端E1电连接,第十开关晶体管T10的第一极与参考电压信号端Vref电连接,第十开关晶体管T10的第二极与第九开关晶体管T9的第二极和发光器件L的第一极电连接。其中,第十开关晶体管T10在第一控制信号端E1的信号控制下处于导通状态时,可以将参考电压信号端Vref的电压VREF提供给发光器件L的第一端,以对发光器件L进行复位。
[0074]
例如,第一电源端的电压VDD可以为正值,第二电源端的电压VSS可以接地或为负值。并且,第一电压源ELVDD的电压VDD、参考信号端Vref的电压VREF、驱动晶体管DT的阈值电压Vth以及数据信号端Data的电压Vdata之间满足如下关系:VDD>(VREF+Vth)>Vdata。当然,上述电压的具体电压值可以根据实际应用环境来设计确定,在此不作限定。
[0075]
为了减少信号端的数量,降低复杂度,减小信号线的占用空间。可以使第三控制信号端E3和第二发光控制信号端EM2设置为同一信号端。例如,如图4所示,第三开关晶体管T3的栅极与第二发光控制信号端EM2电连接。
[0076]
所述第一控制信号端E1与所述复位信号端Reset可以为同一信号端。例如,如图4与图8所示,第一开关晶体管T1的栅极与复位信号端Reset电连接。
[0077]
所述第二控制信号端E2与所述复位信号端Reset可以为同一信号端。例如,如图4所示,第二开关晶体管T2的栅极与复位信号端Reset电连接。
[0078]
也可以使所述第一控制信号端E1和所述第二控制信号端E2可以为同一信号端。例如,如图4所示,第一控制信号端E1与第二控制信号端E2与复位信号端Reset电连接。
[0079]
以上仅是举例说明本公开实施例提供的像素电路中各子电路的具体结构,上述各子电路的具体结构不限于本公开实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不作限定。
[0080]
为了制作工艺统一,本公开实施例提供的像素电路中,如图3、图4、图8所示,所有晶体管可以均为N型晶体管。当然,所有晶体管也可以均为P型晶体管,在此不作限定。
[0081]
在本公开实施例提供的像素电路中,P型晶体管在低电平信号作用下导通,在高电平信号作用下截止;N型晶体管在高电平信号作用下导通,在低电平信号作用下截止。
[0082]
在本公开实施例提供的像素电路中,上述各晶体管可以是薄膜晶体管(TFT,Thin Film Transistor),也可以是金属氧化物半导体场效应管(MOS,Metal Oxide Scmiconductor),在此不作限定。并且根据上述各晶体管的类型不同以及各晶体管的栅极的信号的不同,可以将上述开关晶体管的第一极作为源极,第二极作为漏极,或者将开关晶体管的第一极作为漏极,第二极作为源极,在此不作具体区分。
[0083]
下面结合电路时序图对本公开实施例提供的像素电路的工作过程作以描述。下述描述中以1表示高电位,0表示低电位。需要说明的是,1和0是逻辑电位,其仅是为了更好的解释本公开实施例的具体工作过程,而不是具体的电压值。
[0084]
下面以图3所示的像素电路为例,结合图9所示的电路信号时序图对本公开实施例提供的上述像素电路的工作过程作以描述。例如,如图9所示的输入时序图中的t1、t2、t3三个阶段。
[0085]
在t1阶段,Reset=1,E1=1,E2=1,E3=0,EM1=1,EM2=0。
[0086]
由于Reset=1,第七开关晶体管T7导通;由于E1=1,因此第一开关晶体管T1导通;由于E2=1,第二开关晶体管T2导通;由于E3=0,因此第三开关晶体管T3截止;由于EM2=0,第九开关晶体管T9截止;由于EM1=1,因此第八开关晶体管T8导通。
[0087]
因此,参考电压信号端Vref电压VREF经第一开关晶体管T1输出至第一电容C1的第一极并存储在第一电容C1中,数据信号端Data的电压Vdata经第二开关晶体管T2 输出至驱动晶体管DT的源极,第一电源端ELVDD的电压VDD经第八开关晶体管T8输出至驱动晶体管DT的漏极,并且第一电源端ELVDD的电压VDD经第八开关晶体管T8和第七开关晶体管T7输出至驱动晶体管DT的栅极并存储在第一电容C1中。
[0088]
在t2阶段,Reset=1,E1=1,E2=1,E3=0,EM1=0,EM2=0。因此第八开关晶体管T8截止,其他开关晶体管保持T1阶段的状态。
[0089]
数据信号端Data电压Vdata经第二开关晶体管T2输出至驱动晶体管DT的源极。第七开关晶体管T7导通,驱动晶体管DT的栅极和漏极导通,使驱动晶体管DT形成二极管结构,第一电容C1放电。当驱动晶体管DT的栅极电压放电至Vdata+Vth时,驱动晶体管DT截止,所以最终驱动晶体管DT的栅极电压为Vdata+Vth,由此将Vdata和Vth写入到驱动晶体管DT的栅极。
[0090]
在t3阶段,Reset=0,E1=0,E2=0,E3=1,EM1=1,EM2=1。
[0091]
由于Reset=0,第七开关晶体管T7截止;由于E1=0,第一开关晶体管T1截止,由于E2=0,第二开关晶体管T2截止;由于E3=1,第三开关晶体管T3导通;由于EM1=1,第八开关晶体管T8导通;由于EM2=1,第九开关晶体管T9导通。
[0092]
由于第三开关晶体管T3导通,将驱动晶体管DT的源极与第一电容C1的第一极导通,驱动晶体管DT的源极电压为Vs,从而使第一电容C1的第一极的电压由VREF变为Vs。由于第一电容C1的电量守恒,所以驱动晶体管DT的栅极电压Vg变为:Vdata+Vth+Vs-VREF。驱动晶体管DT处于饱和状态,输出的驱动电流I经由第九开关晶体管T9流向发光器件L的第一极,发光器件L在驱动电流I的驱动下发光。
[0093]
其中在T3阶段时,驱动晶体管DT的栅极电压为:Vg=Vdata+Vth+Vs-VREF,驱动晶体管DT的栅极与源极电压差为:Vgs=Vg-Vs=Vdata+Vth+Vs-VREF-Vs=Vdata+Vth-VREF。
[0094]
驱动电流I公式:I=K(Vgs-Vth) 2=K(Vdata-VREF) 2,其中, μn代表驱动晶体管DT的迁移率,Cox为单位面积栅氧化层电容, 为驱动晶体管DT的宽长比,相同结构中这些数值相对稳定,可以算作常量。
[0095]
由上式可以看出,此时驱动晶体管DT的输出的驱动电流I已经与驱动晶体管DT的阈值电压Vth和第一电压源ELVDD无关,只与数据信号端Data的电压Vdata和参考电压信号端Vref的电压VREF有关,因此改善了驱动晶体管DT由于工艺制程及长时间 的操作造成阈值电压漂移以及第一电压源ELVDD的压降的问题,从而提高显示效果。
[0096]
本公开实施例的一个示例像素电路的结构示意图如图5所示,其针对上述实施例的部分实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
[0097]
在本公开实施例提供的像素电路中,如图5所示,信号输入子电路10还可以包括:第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6以及第二电容C2。
[0098]
第四开关晶体管T4的栅极与第一控制信号端E1电连接,第一极与数据信号端Data电连接,第二极分别与第二电容C2的第一极和第六开关晶体管T6的第一极电连接。
[0099]
第五开关晶体管T5的栅极与第二控制信号端E2电连接,第一极分别与驱动晶体管DT的源极、第九开关晶体管T9的第一极、第六开关晶体管T6的第二极电连接,第二极与参考电压信号端Vref电连接。
[0100]
第六开关晶体管T6的栅极与第三控制信号端E3电连接,第一极分别与第四开关晶体管T4的第二极和第二电容C2的第一极电连接,第二极分别与驱动晶体管DT的源极、第五开关晶体管T5的第一极、第九开关晶体管T9的第一极电连接。
[0101]
第二电容C2的第一极分别与第四开关晶体管T4的第二极、第六开关晶体管T6的第一极电连接,第二极分别与驱动晶体管DT的栅极、第七开关晶体管T7的第一极电连接。
[0102]
在本公开实施例提供的像素电路中,第四开关晶体管T4在第一控制信号端E1的控制下处于导通状态时,可以将数据信号端Data的电压Vdata提供给第二电容C2的第一极;第五开关晶体管T5在第二控制信号端E2的控制下处于导通状态时,可以将参考电压信号端Vref的电压VREF提供给驱动晶体管DT的源极。第六开关晶体管T6在第三控制信号端E3的控制下处于导通状态时,可以将驱动晶体管DT的源极与第二电容C2的第一极导通;第二电容C2配置为存储输入到第二电容C2的第一极和第二电容C2的第二极的电压。
[0103]
以图5所示的像素电路为例,结合电路信号时序图11对本公开实施例提供的上述像素电路的工作过程作以描述。以选取如图11所示的输入时序图中的t1、t2、t3三个阶段为例。
[0104]
在t1阶段,Reset=1,E1=0,E2=1,E3=0,EM1=1,EM2=0。
[0105]
由于Reset=1,第七开关晶体管T7导通;由于E1=0,因此第四开关晶体管T4截止, 第十开关晶体管截止;由于E2=1,第五开关晶体管T5导通;由于E3=0,因此第六开关晶体管T6截止;由于EM1=1,因此第八开关晶体管T8导通;由于EM2=0,第九开关晶体管T9截止。
[0106]
第一电源端ELVDD的电压VDD经第八开关晶体管T8和第七开关晶体管T7输出至驱动晶体管DT的栅极并存储在第二电容C2中。由于第五开关晶体管T5导通,参考电压信号端Vref的电压VREF被提供给驱动晶体管DT的源极。
[0107]
在t2阶段,Reset=1,E1=1,E2=1,E3=0,EM1=0,EM2=0。因此第七开关晶体管T7导通,第四开关晶体管T4导通,第五开关晶体管T5导通,第十开关晶体管T10导通,第六开关晶体管T6截止,第八开关晶体管T8截止,第九开关晶体管T9截止。因此,数据信号端Data的电压Vdata经第四开关晶体管T4写入至第二电容C2的第一极,第七开关晶体管T7导通,驱动晶体管DT的栅极和漏极导通,使驱动晶体管DT形成二极管结构,第十开关晶体管T10导通,使参考电压信号端Vref的电压VREF输出至发光器件L的第一极,对其进行复位。在此阶段开始时第二电容C2的第二极的电压为t1阶段写入的VDD电压,参考电压端的电压VREF经第五开关晶体管T5输出至驱动晶体管DT的原极。此时驱动晶体管DT的栅极与源极之间的压差为:VDD-VREF,即,驱动晶体管DT的Vgs电压为:VDD-VREF>Vth,驱动晶体管DT打开。当驱动晶体管DT的栅极电压放电至VREF+Vth时,此时Vgs电压为VREF+Vth-VREF=Vth,驱动晶体管DT截止,所以最终驱动晶体管DT的栅极电压为VREF+Vth,其中Vth为驱动晶体管DT的阈值电压。此时第二电容C2上存储的电压为Vdata-(VREF+Vth)。
[0108]
在t3阶段,Reset=0,E1=0,E2=0,E3=1,EM1=1,EM2=1。
[0109]
由于Reset=0,第七开关晶体管T7截止;由于E1=0,第四开关晶体管T4截止,由于E2=0,第五开关晶体管T5截止。由于E3=1,第六开关晶体管T6导通,由于EM2=1,第九开关晶体管T9导通,由于EM1=1,第八开关晶体管T8导通。
[0110]
此时驱动晶体管DT源极电压为Vs,第六开关晶体管T6导通,第二电容C2第一极的电压由Vdata变为Vs。由于第二电容C2的自举效应,所以驱动晶体管DT的栅极电压变为:Vg=VREF+Vth+Vs-Vdata。驱动晶体管DT处于饱和状态,输出的驱动电流经由第九开关晶体管T9流向发光器件L的第一极,发光器件L在驱动电流的驱动下发光。
[0111]
其中在t3阶段时,驱动晶体管DT的栅极电压为:Vg=VREF+Vth+Vs-Vdata,驱动 晶体管DT的栅极与源极电压差为:Vgs=Vg-Vs=VREF+Vth+Vs-Vdata-Vs=VREF+Vth-Vdata。根据驱动电流I公式:I=K(Vgs-Vth) 2=K(VREF-Vdata) 2
[0112]
由上式可以看出,此时驱动晶体管DT输出的驱动电流I与驱动晶体管DT的阈值电压Vth无关,且当驱动晶体管DT工作于饱和区时,其驱动电流与第一电压源ELVDD的电压VDD无关。因此上述实施例,可以改善驱动晶体管DT由于工艺制程及长时间的操作造成阈值电压漂移的问题和由于电压降带来的像素亮度不均的问题。
[0113]
以图4所示的像素电路为例,结合电路信号时序图10对本公开实施例提供的上述像素电路的工作过程作以描述。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
[0114]
以如图10所示的输入时序图中的t1、t2、t3三个阶段为例。如图4所示,复位信号端Reset和第一控制信号端E1、第二控制信号端E2可以为同一端;第二发光控制信号端EM2与第三控制信号端E3可以为同一端。
[0115]
在t1阶段,Reset=1,EM1=1,EM2=0。
[0116]
由于Reset=1,第十开关晶体管T10导通,因此参考信号端Vref的电压VREF经第十晶体管T10输出至发光器件L的第一极,对其进行复位,由于电压VREF小于发光器件L的发光电压,所以发光器件L不发光。本阶段的其余工作过程可以与图3所示像素电路在t1阶段的工作过程基本相同,在此不作赘述。
[0117]
在t2阶段,Reset=1,EM1=0,EM2=0。
[0118]
由于Reset=1,第十开关晶体管T10导通。因此参考信号端Vref的电压VREF经第十晶体管T10输出至发光器件L的第一极,对其进行复位,由于电压VREF小于发光器件L的发光电压,所以发光器件L不发光。本阶段的其余工作过程可以与图3所示像素电路在t2阶段的工作过程基本相同,在此不作赘述。
[0119]
在t3阶段,Reset=0,EM1=1,EM2=1。
[0120]
由于Reset=0,第十开关晶体管T10截止。本阶段的其余工作过程可以与实施例一中t3阶段的工作过程基本相同,在此不作赘述。
[0121]
以图6所示的像素电路为例,结合电路信号时序图12对本公开实施例提供的上述像素电路的工作过程作以描述。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
[0122]
如图6所示,第一控制信号端E1、第二控制信号端E2可以为同一端。
[0123]
以如图12所示的输入时序图中的t1、t2、t3三个阶段为例。
[0124]
在t1阶段,Reset=1,E1=0,E3=0,EM1=1,EM2=0。
[0125]
由于E1=0,因此第五开关晶体管T5与第四开关晶体管T4截止,本阶段的其余工作过程可以与实施例二中t1阶段的工作过程基本相同,在此不作赘述。
[0126]
在t2阶段,Reset=1,E1=1,E3=0,EM1=0,EM2=0。
[0127]
本阶段的工作过程可以与实施例二中t2阶段的工作过程基本相同,在此不作赘述。
[0128]
在t3阶段,Reset=0,E1=0,E3=1,EM1=1,EM2=1。
[0129]
本阶段的工作过程可以与实施例二中t3阶段的工作过程基本相同,在此不作赘述。
[0130]
以图7所示的像素电路为例,结合电路信号时序图13对本公开实施例提供的上述像素电路的工作过程作以描述。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
[0131]
如图7所示,复位信号端Reset和第二控制信号端E2可以为同一端。
[0132]
以选取如图13所示的输入时序图中的t1、t2、t3三个阶段为例。
[0133]
在t1阶段,Reset=1,E1=1,E3=0,EM1=1,EM2=0。
[0134]
由于E1=1,第四开关晶体管T4导通,因此,数据信号端Data的电压Vdata经第四开关晶体管T4输出至第二电容C2的第一极。本阶段的其余工作过程可以与图4所示示例像素电路在t1阶段的工作过程基本相同,在此不作赘述。
[0135]
在t2阶段,Reset=1,E1=0,E3=0,EM1=0,EM2=0。
[0136]
由于E1=0,第四开关晶体管T4截止,本阶段的其余工作过程可以与图4所示示例像素电路在t2阶段的工作过程基本相同,在此不作赘述。
[0137]
在t3阶段,Reset=0,E1=0,E3=1,EM1=1,EM2=1。
[0138]
本阶段的工作过程可以与图4所示示例像素电路t3阶段的工作过程基本相同,在此不作赘述。
[0139]
以图8所示的像素电路为例,结合电路信号时序图14对本公开实施例提供的上述像素电路的工作过程作以描述。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
[0140]
如图8所示,复位信号端Reset和第一控制信号端E1可以为同一端。
[0141]
以选取如图14所示的输入时序图中的t1、t2、t3三个阶段为例。
[0142]
在t1阶段,Reset=1,E2=0,E3=0,EM1=1,EM2=0。
[0143]
由于E2=0,第二开关晶体管T2截止,由于Reset=1,第十开关晶体管T10导通,因此参考信号端Vref的电压VREF经第十晶体管T10输出至发光器件L的第一极,对其进行复位,由于电压VREF小于发光器件L的发光电压,所以发光器件L不发光。本阶段的其余工作过程可以与实施例一中t1阶段的工作过程基本相同,在此不作赘述。
[0144]
在t2阶段,Reset=1,E2=1,E3=0,EM1=0,EM2=0。
[0145]
由于Reset=1,第十开关晶体管T10导通,因此参考信号端Vref的电压VREF经第十晶体管T10输出至发光器件L的第一极,由于电压VREF小于发光器件L的发光电压,所以发光器件L不发光。本阶段的其余工作过程可以与实施例一中t2阶段的工作过程基本相同,在此不作赘述。
[0146]
在t3阶段,Reset=0,E1=0,E3=1,EM1=1,EM2=1。
[0147]
由于Reset=0,第十开关晶体管T10截止,本阶段的其余工作过程可以与实施例一中t3阶段的工作过程基本相同,在此不作赘述。
[0148]
本公开实施例还提供了一种根据本公开实施例提供的上述像素电路的一个示例驱动方法,如图15所示,驱动方法可以包括以下步骤。
[0149]
在S1501,复位阶段,对复位信号端施加第一电平的信号,对第一发光控制信号端施加第一电平的信号,对第二发光控制信号端施加第二电平的信号,对第三控制信号端施加第二电平的信号;对第一控制信号端施加第一电平的信号,对第二控制信号端施加第一电平的信号。
[0150]
在S1502,阈值写入阶段,对复位信号端施加第一电平的信号,对第一控制信号端施加第一电平的信号,对第二控制信号端施加第一电平的信号,对第三控制信号端施加第二电平的信号,对第一发光控制信号端施加第二电平的信号,对第二发光控制信号端施加第二电平的信号。
[0151]
在S1503,发光阶段,对复位信号端施加第二电平的信号,对第一控制信号端施加第二电平的信号,对第二控制信号端施加第二电平的信号,对第三控制信号端施加第一电平的信号,对第一发光控制信号端施加第一电平的信号,对第二发光控制信号端施加第一电平的信号。
[0152]
本公开实施例还提供了一种根据本公开实施例的上述像素电路的另一示例驱动方法。如图16所示,该示例驱动方法可以包括以下步骤。
[0153]
在S1601,复位阶段,对复位信号端施加第一电平的信号,对第一发光控制信号端 施加第一电平的信号,对第二发光控制信号端施加第二电平的信号,对第三控制信号端施加第二电平的信号;对第一控制信号端施加第二电平的信号,对第二控制信号端施加第二电平的信号。
[0154]
在S1602,阈值写入阶段,对复位信号端施加第一电平的信号,对第一控制信号端施加第一电平的信号,对第二控制信号端施加第一电平的信号,对第三控制信号端施加第二电平的信号,向第一发光控制信号端施加第二电平的信号,对第二发光控制信号端施加第二电平的信号。
[0155]
在S1603,发光阶段,对复位信号端施加第二电平的信号,对第一控制信号端施加第二电平的信号,对第二控制信号端施加第二电平的信号,对第三控制信号端施加第一电平的信号,对第一发光控制信号端施加第一电平的信号,对第二发光控制信号端施加第一电平的信号。
[0156]
本公开实施例提供的上述驱动方法,可以通过简单的时序,即可实现对驱动晶体管的阈值电压和第一电源端的IR-Drop的补偿。
[0157]
例如,第一电平可以为高电平,第二电平可以为低电平。或者第一电平为低电平,第二电平为高电平。
[0158]
基于同一公开实施例构思,本公开实施例还提供了一种显示装置。该显示装置的实施可以参见上述像素电路的实施例,重复之处不再赘述。
[0159]
在具体实施时,显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本公开实施例的限制。
[0160]
根据本公开实施例提供的像素电路、其驱动方法及显示装置,信号输入子电路可以根据第一控制信号端、第二控制信号端以及第三控制信号端的信号,将数据信号端的电压、参考电压信号端的电压、驱动晶体管的阈值电压写入驱动晶体管的栅极。阈值补偿子电路可以在复位信号端的信号的控制下,将驱动晶体管的栅极与驱动晶体管的漏极导通。发光控制子电路可以在第一发光控制信号端的控制下,将第一电源端的信号提供给驱动晶体管的漏极,在第二发光控制信号端的控制下,将发光器件的第一极与驱动晶体管的源极导通,以驱动发光器件发光。本公开实施例提供的像素电路,通过上述子电路与元件的相互配合,可以对驱动晶体管的阈值电压进行补偿,使得驱动发光器件L发光 的驱动电流与驱动子电路的阈值电压无关,改善由于阈值电压不均匀导致的发光亮度不均的问题。并且,通过上述子电路与元件的相互配合,可以对第一电源端ELVDD的电压进行补偿,使得驱动电流与第一电源端ELVDD的电压无关,可以改善由于第一电源端ELVDD的IR Drop导致的发光亮度不均的问题。
[0161]
显然,本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样,倘若本公开实施例的这些修改和变型属于本公开实施例权利要求及其等同技术的范围之内,则本公开实施例也意图包含这些改动和变型在内。

权利要求书

[权利要求 1]
一种像素电路,包括: 信号输入子电路,配置为根据第一控制信号端、第二控制信号端以及第三控制信号端的信号,将数据信号端的电压、参考电压信号端的电压、所述驱动晶体管的阈值电压写入所述驱动晶体管的栅极; 阈值补偿子电路,配置为在复位信号端的信号的控制下,将所述驱动晶体管的栅极与所述驱动晶体管的漏极极导通;以及 发光控制子电路,配置为在第一发光控制信号端的信号的控制下,将第一电源端的信号提供给所述驱动晶体管的漏极;在第二发光控制信号端的信号的控制下,将所述发光器件的第一极与所述驱动晶体管的源极导通,以驱动发光器件发光。
[权利要求 2]
如权利要求1所述的像素电路,其中,所述信号输入子电路包括:第一开关晶体管、第二开关晶体管、第三开关晶体管以及第一电容;其中, 所述第一开关晶体管的栅极与所述第一控制信号端电连接,所述第一开关晶体管的第一极与所述参考电压信号端电连接,所述第一开关晶体管的第二极与所述第一电容的第一极电连接; 所述第二开关晶体管的栅极与所述第二控制信号端电连接,所述第二开关晶体管的第一极与所述驱动晶体管的第二极电连接,所述第二开关晶体管的第二极与数据信号端电连接; 所述第三开关晶体管的栅极与所述第三控制信号端电连接,所述第三开关晶体管的第一极与所述第一电容的第一极电连接,所述第三开关晶体管的第二极与所述驱动晶体管的源极电连接;以及 所述第一电容的第二极与所述驱动晶体管的栅极电连接。
[权利要求 3]
如权利要求1所述的像素电路,其中,所述信号输入子电路包括:第四开关晶体管、第五开关晶体管、第六开关晶体管以及第二电容;其中, 所述第四开关晶体管的栅极与所述第一控制信号端电连接,所述第四开关晶体管的第一极与数据信号端电连接,所述第四开关晶体管的第二极与所述发光器件的第一极电连接; 所述第五开关晶体管的栅极与所述第二控制信号端电连接,所述第五开关晶体管 的第一极与所述驱动晶体管的源极电连接,所述第五开关晶体管的第二极与参考电压信号端电连接; 所述第六开关晶体管的栅极与所述第三控制信号端电连接,所述第六开关晶体管的第一极与所述第二电容的第一极电连接,所述第六开关晶体管的第二极与所述驱动晶体管的第二极电连接。
[权利要求 4]
如权利要求1-3任一项所述的像素电路,其中,所述阈值补偿子电路包括第七开关晶体管,其中, 所述第七开关晶体管的栅极与所述复位信号端电连接,所述第七开关晶体管的第一极与所述驱动晶体管的栅极电连接,所述第七开关晶体管的第二极与所述驱动晶体管的第一极电连接。
[权利要求 5]
如权利要求4所述的像素电路,其中,所述发光控制子电路包括第八开关晶体管、第九开关晶体管; 所述第八开关晶体管的栅极与所述第一发光控制信号端电连接,所述第八开关晶体管的第一极与第一电源端电连接,所述第八开关晶体管的第二极与所述驱动晶体管的漏极电连接; 所述第九开关晶体管的栅极与所述第二发光控制信号端电连接,所述第九开关晶体管的第一极与所述驱动晶体管的源极电连接,所述第九开关晶体管的第二极与所述发光器件的第一极电连接。
[权利要求 6]
如权利要求5所述的像素电路,还包括:阳极复位子电路;所述阳极复位子电路配置为在第一控制信号端的信号的控制下,将所述发光器件的第一极与所述参考电压信号端导通。
[权利要求 7]
如权利要求6所述的像素电路,其中,所述阳极复位子电路包括:第十开关晶体管; 所述第十开关晶体管的栅极与第一控制信号端电连接,所述第十开关晶体管的第一极与所述发光器件的第一极电连接,所述第十发光晶体管的第二极与所述参考电压信号端电连接。
[权利要求 8]
如权利要求1-7任一项所述的像素电路,其中,所述第一控制信号端和所述第二控制信号端中的至少一个信号端与所述复位信号端为同一信号端。
[权利要求 9]
如权利要求1-7任一项所述的像素电路,其中,所述第一控制信号端和所述第 二控制信号端为同一信号端。
[权利要求 10]
如权利要求1-7任一项所述的像素电路,其中,所述第三控制信号端和所述第二发光控制信号端为同一信号端。
[权利要求 11]
如权利要求9所述的像素电路,其中,所述第三控制信号端和所述第二发光控制信号端为同一信号端。
[权利要求 12]
一种显示装置,包括如权利要求1-11任一项所述的像素电路。
[权利要求 13]
一种如权利要求1-11任一项所述的像素电路的驱动方法,包括: 在复位阶段,对所述复位信号端施加第一电平的信号,对所述第一发光控制信号端施加所述第一电平的信号,对所述第二发光控制信号端施加第二电平的信号,对所述第三控制信号端施加所述第二电平的信号; 在数据输入阶段,对所述复位信号端施加所述第一电平的信号,对所述第一控制信号端施加所述第一电平的信号,对所述第二控制信号端施加所述第一电平的信号,对所述第三控制信号端施加所述第二电平的信号,对所述第一发光控制信号端施加所述第二电平的信号,对所述第二发光控制信号端施加所述第二电平的信号;以及 在发光阶段,对所述复位信号端施加所述第二电平的信号,对所述第一控制信号端施加所述第二电平的信号,对所述第二控制信号端施加所述第二电平的信号,对所述第三控制信号端施加第一电平的信号,对所述第一发光控制信号端施加所述第一电平的信号,对所述第二发光控制信号端施加所述第一电平的信号。
[权利要求 14]
如权利要求13所述的驱动方法,还包括,在所述复位阶段,对所述第一控制信号端施加所述第一电平的信号,对所述第二控制信号端施加所述第一电平的信号。
[权利要求 15]
如权利要求13所述的驱动方法,还包括,在所述复位阶段,对所述第一控制信号端施加所述第二电平的信号,对所述第二控制信号端施加所述第二电平的信号。

附图

[ 图 1]  
[ 图 2]  
[ 图 3]  
[ 图 4]  
[ 图 5]  
[ 图 6]  
[ 图 7]  
[ 图 8]  
[ 图 9]  
[ 图 10]  
[ 图 11]  
[ 图 12]  
[ 图 13]  
[ 图 14]  
[ 图 15]  
[ 图 16]