Processing

Please wait...

Settings

Settings

Goto Application

1. WO2020134722 - FLIP-CHIP ASSEMBLY, FLIP-CHIP PACKAGING STRUCTURE, AND MANUFACTURING METHOD

Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049  

权利要求书

1   2   3   4   5   6   7   8   9   10  

附图

1   2   3   4   5   6  

说明书

发明名称 : 倒装芯片组件、倒装芯片封装结构及制备方法

技术领域

[0001]
本发明涉及电子封装技术领域,尤其涉及一种倒装芯片组件、倒装芯片封装结构及制备方法。

背景技术

[0002]
近些年,倒装芯片由于结构紧凑、性能高、引线短等优点得到业内越来越多的关注与重视,其能够更好地满足芯片封装结构小型化需求,提高芯片集成度,利于芯片数据处理能力的提升。倒装芯片现多采用铜柱凸块(Cu pillar)及设置在铜柱凸块顶部的一层焊料实现芯片与基板的连接,前述铜柱凸块的结构形态在焊连过程中基本保持不变,相较于传统的焊料凸块,具备更优越的导电性、导热性和结构可靠性。
[0003]
常见的铜柱凸块多设置呈圆形,但随着导电性、导热性及结构强度与应力需求的提升,现已公开在芯片10'表面制备具有不同长宽比的条形铜柱凸块20'(如图1所示)。前述条形铜柱凸块与传统的圆形铜柱凸块的生产及焊接工艺一致,采用回流焊将铜柱凸块顶端的焊料块熔融生成焊料帽时,条形铜柱凸块顶部的焊料帽与圆形铜柱凸块顶部的焊料帽的高度会出现差异,且不同形状的条形铜柱凸块顶部相应生成的焊料帽的高度也存在较大差异。这会导致倒装芯片表面不同铜柱凸块的高度共面性(coplanarity)较差,影响倒装芯片的封装。
[0004]
申请人在CN108364920A中已公开一种新的倒装芯片组件,条形的第二导电柱顶端设置相互间隔的两个或多个焊料块,使得第二导电柱上的焊料块形成焊料帽时可与第一导电柱上的焊料帽高度趋于一致,提高芯片表面不同规格的导电柱在焊接、封装时的高度共面性。但据现场验证,第二导电柱上的焊料块熔融后较易沿第二导电柱端面铺展至相互粘连在一起,引起第二导电柱上的局部高度变化;而若将焊料块之间的间距设置过大,则难以满足芯片焊接强度及电性导通的性能需求。
[0005]
鉴于此,有必要提供一种新的倒装芯片组件、倒装芯片封装结构及制备方法。
[0006]
发明内容
[0007]
本发明的目的在于提供一种倒装芯片组件、倒装芯片封装结构及制备方法,能够有效提 高芯片表面不同导电柱上焊料结构的高度共面性,提升产品质量。
[0008]
为实现上述发明目的,本发明提供了一种倒装芯片组件,包括芯片、沿第一方向形成在所述芯片一侧表面的第一导电柱与第二导电柱,所述第二导电柱在垂直于第一方向的平面上的投影大于所述第一导电柱在垂直于第一方向的平面上的投影,所述第一导电柱背离所述芯片的一端设有第一焊料块,其特征在于:所述第二导电柱背离所述芯片的一端设置有若干相互间隔的第二焊料块,每一所述第二焊料块与第二导电柱之间均还设有的导电底座。
[0009]
作为本发明的进一步改进,所述第一焊料块与第二焊料块两者的规格一致。
[0010]
作为本发明的进一步改进,所述导电底座邻近第二焊料块的一端与所述第一导电柱背离所述芯片的一端相齐平且两者的端面结构一致。
[0011]
作为本发明的进一步改进,同一所述第二导电柱上的相邻所述导电底座的间距一致,且使得同一所述第二导电柱上的第二焊料块亦呈等间距排布。
[0012]
作为本发明的进一步改进,所述倒装芯片组件还包括设置于所述第一导电柱与第一焊料块之间的基座,所述基座背离第一导电柱一侧的端面结构与所述导电底座背离第二导电柱一侧的端面结构相一致。
[0013]
作为本发明的进一步改进,所述第一导电柱设置呈圆柱状;所述第二导电柱背离所述芯片的一端形成有条形的第二端面。
[0014]
作为本发明的进一步改进,同一所述第二导电柱上的若干导电底座沿所述第二端面的长度方向呈线性间隔排布。
[0015]
作为本发明的进一步改进,所述第一导电柱、第二导电柱均设置为铜柱;所述导电底座由铜、镍或铜镍合金构成;所述第一焊料块与第二焊料块两者均设置由金属锡或锡合金制得。
[0016]
本发明还提供一种倒装芯片封装结构,包括基片、如前所述的倒装芯片组件以及绝缘层。
[0017]
本发明还提供一种倒装芯片组件的制备方法,主要包括:
[0018]
提供芯片,在芯片一侧表面制得第一导电柱与第二导电柱,所述第二导电柱在平行于所述芯片的平面上的投影大于所述第一导电柱在平行于所述芯片的平面上的投影;
[0019]
在第一导电柱背离芯片的一端表面制备第一焊料块,在第二导电柱背离芯片的一端制得若干相互间隔分布的导电底座,并在所述导电底座上制备第二焊料块;
[0020]
对第一焊料块、第二焊料块进行热处理,使得第一焊料块及第二焊料块由初始状态转变为成品状态。
[0021]
本发明的有益效果是:采用本发明倒装芯片组件通过在第二导电柱背离芯片的一端设置若干相互间隔的导电底座,再于导电底座上设置相应的第二焊料块,所述第二焊料块经热处理由初始状态转变为成品状态的过程中,其形态变化与第一焊料块的形态变化趋于一致,避免不同第二焊料块熔融状态下相互粘连,导致成品状态的第二焊料块高度差异。本发明倒装芯片组件能够真正提高芯片表面不同导电柱上焊料的高度共面性,提升产品良率。

附图说明

[0022]
图1是现有的一种倒装芯片组件的结构示意图;
[0023]
图2是本发明倒装芯片组件中第一焊料块与第二焊料块处于初始状态时的结构示意图;
[0024]
图3是图2中倒装芯片组件中第一焊料块与第二焊料块处于成品状态时的结构示意图;
[0025]
图4是本发明倒装芯片组件另一实施方式的结构示意图;
[0026]
图5是本发明倒装芯片封装结构的结构示意图;
[0027]
图6是本发明倒装芯片组件的制备方法的主要流程示意图。

具体实施方式

[0028]
以下将结合附图所示的实施方式对本发明进行详细描述。但该实施方式并不限制本发明,本领域的普通技术人员根据该实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0029]
参图2与图3所示,本发明提供的倒装芯片组件100包括芯片10、沿第一方向设置在所述芯片10一侧表面上的第一导电柱21与第二导电柱22。所述第二导电柱22在垂直于第一方向的平面上的投影大于所述第一导电柱21在垂直于第一方向的平面上的投影。所述第一导电柱21背离芯片10的一端设有第一焊料块31;所述第二导电柱22背离芯片10的一端设有若干相互间隔排布的第二焊料块32,且每一所述第二焊料块32与所述第二导电柱22之间均还设有相应的导电底座40。
[0030]
优选地,所述第二导电柱22上的相邻所述导电底座40的间距一致,且使得同一所述第二导电柱22上的第二焊料块32亦呈等间距排布。本实施例中,所述第二导电柱22背离所 述芯片10的一端形成有条形的第二端面221,同一所述第二导电柱22上的若干导电底座40沿所述第二端面221的长度方向等间距间隔排布。
[0031]
所述第一导电柱21大致设置呈圆柱状且所述第一导电柱21背离所述芯片10的一端形成有圆形的第一端面211。此处,所述第一端面211相对所述芯片10表面的高度超过第二端面221相对所述芯片10表面的高度。所述导电底座40邻近第二焊料块32的一端与所述第一导电柱21的第一端面211相平齐,并且,所述导电底座40朝向所述第二焊料块32的端面与第一端面211结构一致。进一步地,所述导电底座40亦设置呈圆柱状且其直径与第一导电柱21的直径相当。
[0032]
所述第一焊料块31与第二焊料块32两者的规格一致,其具有初始状态及成品状态,前述两者的规格一致也就是指所述第一焊料块31与第二焊料块32所采用的材料及初始状态都相同。所述初始状态对应于第一焊料块31形成于所述第一端面211、抑或第二焊料块32形成在相应导电底座40上的形态;所述成品状态则是第一焊料块31、第二焊料块32经热处理转变为“焊料帽”时的状态。在此,初始状态下的所述第一焊料块31、第二焊料块32两者的高度一致。且在初始状态下的第一焊料块31、第二焊料块32设置呈柱状,所述第一焊料块31沿其径向不超出所述第一导电柱21的第一端面211;所述第二焊料块32沿其径向则不超出其所对应导电底座40朝向该第二焊料块32的端面。
[0033]
所述第一焊料块31、第二焊料块32也优选设置呈圆柱状且分别与所述第一导电柱21及导电底座40相对应。所述第一焊料块31、第二焊料块32在转变至成品状态的过程中,在重力、界面应力及熔融后的表面张力作用下,会出现形态变换。此处,通过前述导电底座40的设置,使得第二焊料块32与第一焊料块31两者的形态变换趋势能够更好地保持一致。除此,还需在第二焊料块32成型过程中确定初始状态下相邻第二焊料块32的间距W,所述间距W不能设计过小,其需保证相邻所述第二焊料块32在转变至成品状态时,不会出现互相粘连的状况;所述间距W亦不能设计过大,影响所述第二导电柱22电连接性能及结构强度。
[0034]
本发明不仅通过较大的第二导电柱22上设置相互间隔的两个或多个所述第二焊料块32,还通过所述导电底座40的设计,可使得第二焊料块32在热处理进程中,其形态变化的趋势 与第一焊料块31的变化趋势真正达成一致,有效消除第一焊料块31、第二焊料块32熔融变形后的高度差异。
[0035]
一般地,所述第一导电柱21与第二导电柱22均设置为铜柱;所述第一焊料块31与第二焊料块32两者都采用金属锡或锡合金制得。所述导电底座40由铜、镍或铜镍合金构成,既需保证所述导电底座40与第二导电柱22及第二焊料块32的结合性能,还需确保该导电底座40具备良好的导电性及结构强度,而在满足上述条件下,所述导电底座40亦可采用其它导电材质制得。
[0036]
实际生产中,所述导电底座40可与第一导电柱21、第二导电柱22同步成型制得,换而言之,在所述第二导电柱22成型后,再于该第二导电柱22背离所述芯片10的端面上刻蚀形成间隔排布的前述导电底座40。此方法亦可有效确保所述导电底座40朝向第二焊料块32一侧的端面与第一导电柱21的第一端面211相平齐,且保持两者表面结构一致。
[0037]
参图4所示为本发明另一实施方式,其区别于前述实施例的特征在于:所述倒装芯片组件100还包括设置于所述第一导电柱21与第一焊料块31之间的基座50,所述基座50背离所述第一导电柱21一侧的端面结构与所述导电底座40背离第二导电柱22一侧的端面结构相一致。
[0038]
优选地,所述基座50也由铜、镍或铜镍合金构成,以保证所述基座50与第一导电柱21、第一焊料块31的结合性能,还需确保该基座50具备良好的导电性及结构强度。在满足上述条件的情况下,所述基座50亦可采用其它导电材质制得。
[0039]
上述实施例中,所述第一焊料块31与第二焊料块32的规格尺寸、相邻所述第二焊料块32之间的间距均设置为一致,是为最大程度确保第一焊料块31与第二焊料块32熔融变形后能达成最佳的高度共面效果。此一点不应理解为本发明的应用限制,在发明的其它实施方式中,所述第二导电柱22上第二焊料块32、导电底座40的规格间距设计可根据实际需求进行合理排布设置,使得第二焊料块32在转变为成品状态时的高度变化保持均匀,且与第一焊料块31的高度变化尽量保持一致。
[0040]
如图5所示,本发明还提供一种倒装芯片封装结构200,包括基片201、绝缘层202及如前所述的倒装芯片组件100。所述第一导电柱21、第二导电柱22以及第一焊料块31、第 二焊料块32用以实现所述基片201与芯片100之间的电性连接,所述绝缘层202起着固化支撑的作用,并用以隔绝外部空气、水分的侵蚀。
[0041]
如图6所示,本发明还提供一种如前所述的倒装芯片组件100的制备方法,主要包括:
[0042]
S1、提供芯片10,在芯片10一侧表面沿第一方向制得第一导电柱21与第二导电柱22,所述第一导电柱21与第二导电柱22均与所述芯片10相垂直,所述第二导电柱22在垂直于第一方向的平面上的投影大于所述第一导电柱21在垂直于第一方向的平面上的投影;
[0043]
S2、在第一导电柱21背离芯片10的一端表面制备第一焊料块31,在第二导电柱22背离芯片10的一端制备若干相互间隔的导电底座40,再于导电底座40上制备相应的第二焊料块32;
[0044]
S3、对第一焊料块31、第二焊料块32进行热处理,使得第一焊料块31及第二焊料块32由初始状态转变为成品状态。
[0045]
在本发明的其它实施方式中,S2步骤还包括在所述第一导电柱21的第一端面211上制备基座50,再于该基座50背离第一导电柱21的一侧制备第一焊料块31。
[0046]
具体地,先在芯片10一侧表面的既定区域溅镀形成金属化层,再通过曝光、电镀工艺在金属化层上制得第一导电柱21与第二导电柱22,所述第一导电柱21与第二导电柱22设置为铜柱;再次通过曝光、电镀工艺在第二导电柱22的第二端面221上定位生长得到若干相互间隔的导电底座40,前述基座50亦可与所述导电底座40同时制备;接着,再通过电镀等方法制备第一焊料块31与第二焊料块32。最后,上述热处理工艺具体采用回流焊使得所述第一焊料块31与第二焊料块32熔融变形呈帽状,同时,增强所述第一焊料块31、第二焊料块32熔与所述第一导电柱21、第二导电柱22的结合强度。
[0047]
综上所述,本发明倒装芯片组件100及倒装芯片封装结构200通过在第二导电柱22背离芯片10的一端设置相互间隔的导电底座40及相应的第二焊料块32,使得所述第一焊料块31、第二焊料块32受热熔融时高度变化能够更好地趋于一致,且避免第二导电柱22上不同第二焊料块32出现高度变化差异,提高产品不同导电柱的高度共面性,进而提升产品良率,增强产品竞争力。同时,采用本发明制备方法得到的倒装芯片组件100还能有效的保证第一焊料块31、第二焊料块32熔与所述第一导电柱21、第二导电柱22的结合强度,避 免意外剥离。
[0048]
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
[0049]
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

权利要求书

[权利要求 1]
一种倒装芯片组件,包括芯片、沿第一方向形成在所述芯片一侧表面的第一导电柱与第二导电柱,所述第二导电柱在垂直于第一方向的平面上的投影大于所述第一导电柱在垂直于第一方向的平面上的投影,所述第一导电柱背离所述芯片的一端设有第一焊料块,其特征在于:所述第二导电柱背离所述芯片的一端设置有若干相互间隔的第二焊料块,每一所述第二焊料块与第二导电柱之间均还设有的导电底座。
[权利要求 2]
根据权利要求1所述的倒装芯片组件,其特征在于:所述第一焊料块与第二焊料块两者的规格一致。
[权利要求 3]
根据权利要求1所述的倒装芯片组件,其特征在于:所述导电底座邻近第二焊料块的一端与所述第一导电柱背离所述芯片的一端相齐平且两者的端面结构一致。
[权利要求 4]
根据权利要求1所述的倒装芯片组件,其特征在于:同一所述第二导电柱上的相邻所述导电底座的间距一致,且使得同一所述第二导电柱上的第二焊料块亦呈等间距排布。
[权利要求 5]
根据权利要求1所述的倒装芯片组件,其特征在于:所述倒装芯片组件还包括设置于所述第一导电柱与第一焊料块之间的基座,所述基座背离第一导电柱一侧的端面结构与所述导电底座背离第二导电柱一侧的端面结构相一致。
[权利要求 6]
根据权利要求1所述的倒装芯片组件,其特征在于:所述第一导电柱设置呈圆柱状;所述第二导电柱背离所述芯片的一端形成有条形的第二端面。
[权利要求 7]
根据权利要求6所述的倒装芯片组件,其特征在于:同一所述第二导电柱上的若干导电底座沿所述第二端面的长度方向呈线性间隔排布。
[权利要求 8]
根据权利要求1所述的倒装芯片组件,其特征在于:所述第一导电柱、第二导电柱均设置为铜柱;所述导电底座由铜、镍或铜镍合金构成;所述第一焊料块与第二焊料块两者均设置由金属锡或锡合金制得。
[权利要求 9]
一种倒装芯片封装结构,其特征在于:所述封装结构包括基片、如权利要求1-8任一项所述的倒装芯片组件以及绝缘层。
[权利要求 10]
一种倒装芯片组件的制备方法,其特征在于: 提供芯片,在芯片一侧表面制得第一导电柱与第二导电柱,所述第二导电柱在平行于所述芯片的平面上的投影大于所述第一导电柱在平行于所述芯片的平面上的投影; 在第一导电柱背离芯片的一端表面制备第一焊料块,在第二导电柱背离芯片的一端制得若干相互间隔分布的导电底座,并在所述导电底座上制备第二焊料块; 对第一焊料块、第二焊料块进行热处理,使得第一焊料块及第二焊料块由初始状态转变为成品状态。

附图

[ 图 1]  
[ 图 2]  
[ 图 3]  
[ 图 4]  
[ 图 5]  
[ 图 6]