Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 25.01.2022 at 9:00 AM CET
Settings

Settings

Goto Application

1. WO2022010692 - READING A MULTI-LEVEL MEMORY CELL

Publication Number WO/2022/010692
Publication Date 13.01.2022
International Application No. PCT/US2021/039539
International Filing Date 29.06.2021
IPC
G11C 11/56 2006.1
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
G11C 13/00 2006.1
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/, G11C23/, or G11C25/173
Applicants
  • MICRON TECHNOLOGY, INC. [US]/[US]
Inventors
  • ROBUSTELLI, Mattia
  • PELLIZZER, Fabio
  • TORTORELLI, Innocenzo
  • PIROVANO, Agostino
Agents
  • CLOUSE, Ian
Priority Data
16/926,55710.07.2020US
Publication Language English (en)
Filing Language English (EN)
Designated States
Title
(EN) READING A MULTI-LEVEL MEMORY CELL
(FR) LECTURE D'UNE CELLULE DE MÉMOIRE À PLUSIEURS NIVEAUX
Abstract
(EN) Methods, systems, and devices for reading a multi-level memory cell are described. The memory cell may be configured to store three or more logic states. The memory device may apply a first read voltage to a memory cell to determine a logic state stored by the memory cell. The memory device may determine whether a first snapback event occurred and apply a second read voltage based on determining that the first snapback event failed to occur based on applying the first read voltage. The memory device may determine whether a second snapback event occurred and determine the logic state based on whether the first snapback event or the second snapback event occurred.
(FR) Des procédés, des systèmes, et des dispositifs, destinés à la lecture d'une cellule de mémoire à plusieurs niveaux, sont décrits. La cellule de mémoire peut être configurée pour stocker au moins trois états logiques. Le dispositif de mémoire peut appliquer une première tension de lecture à une cellule de mémoire afin de déterminer un état logique stocké par la cellule de mémoire. Le dispositif de mémoire peut déterminer si un premier événement de retour à zéro s'est produit et appliquer une seconde tension de lecture sur la base de la détermination selon laquelle le premier événement de retour à zéro ne s'est pas produit sur la base de l'application de la première tension de lecture. Le dispositif de mémoire peut déterminer si un second événement de retour à zéro s'est produit et déterminer l'état logique sur la base du fait que le premier événement de retour à zéro ou que le second événement de retour à zéro s'est produit.
Related patent documents
Latest bibliographic data on file with the International Bureau