Processing

Please wait...

Settings

Settings

Goto Application

1. CN110619851 - Pixel circuit, driving method and display device

Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters

[ ZH ]
像素电路、驱动方法及显示装置


技术领域
本发明涉及显示技术领域,尤指一种像素电路、驱动方法及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode,OLED)面板具有可弯曲,对比度高,功耗低等特点,受到了广泛关注。其中,像素电路是OLED面板核心技术内容,具有重要研究意义。一般,OLED面板中的OLED是由像素电路中的驱动晶体管产生的电流进行驱动发光的。然而,由于工艺的限制和使用时间的增加,驱动晶体管的阈值电压Vth会发生不同程度的漂移,从而使得OLED面板产生OLED发光亮度不均匀的问题。并且,由于OLED面板中IRDrop(压降)的存在,也会使得OLED面板产生OLED发光亮度不均匀的问题。
发明内容
本发明实施例提供了一种像素电路、驱动方法及显示装置,用以解决显示装置中产生各像素亮度不均匀以及整体发光亮度不均的问题。
本发明实施例提供的一种像素电路,包括:信号输入模块、发光控制模块、阈值补偿模块、驱动晶体管和发光器件;其中,
所述信号输入模块用于根据第一控制信号端、第二控制信号端以及第三控制信号端的信号,将数据信号端的电压、参考电压信号端的电压、所述驱动晶体管的阈值电压写入所述驱动晶体管的栅极;
所述阈值补偿模块用于在复位信号端的信号的控制下,将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通;
所述发光控制模块用于在第一发光控制信号端的控制下,将第一电源端的信号提供给所述驱动晶体管的第一极;在第二发光控制信号端的控制下,将所述发光器件的第一极与所述驱动晶体管的第二极导通,以驱动所述发光器件发光。
可选地,所述信号输入模块包括:第一开关晶体管、第二开关晶体管、第三开关晶体管以及第一电容;其中,
所述第一开关晶体管的栅极与所述第一控制信号端电连接,所述第一开关晶体管的第一极与所述参考电压信号端电连接,所述第一开关晶体管的第二极与所述第一电容的第一极电连接;
所述第二开关晶体管的栅极与所述第二控制信号端电连接,所述第二开关晶体管的第一极与所述驱动晶体管的第二极电连接,所述第二开关晶体管的第二极与数据信号端电连接;
所述第三开关晶体管的栅极与所述第三控制信号端电连接,所述第三开关晶体管的第一极与所述第一电容的第一极电连接,所述第三开关晶体管的第二极与所述驱动晶体管的第二极电连接;
所述第一电容的第二极与所述驱动晶体管的栅极电连接。
可选地,所述信号输入模块包括:第四开关晶体管、第五开关晶体管、第六开关晶体管以及第二电容;其中,
所述第四开关晶体管的栅极与所述第一控制信号端电连接,所述第四开关晶体管的第一极与数据信号端电连接,所述第四开关晶体管的第二极与所述发光器件的第一极电连接;
所述第五开关晶体管的栅极与所述第二控制信号端电连接,所述第五开关晶体管的第一极与所述驱动晶体管的第二极电连接,所述第五开关晶体管的第二极与参考电压信号端电连接;
所述第六开关晶体管的栅极与所述第三控制信号端电连接,所述第六开关晶体管的第一极与所述第二电容的第一极电连接,所述第六开关晶体管的第二极与所述驱动晶体管的第二极电连接。
可选地,所述阈值补偿模块包括第七开关晶体管,其中,
所述第七开关晶体管的栅极与所述复位信号端电连接,所述第七开关晶体管的第一极与所述驱动晶体管的栅极电连接,所述第七开关晶体管的第二极与所述驱动晶体管的第一极电连接。
可选地,所述发光控制模块包括第八开关晶体管、第九开关晶体管;
所述第八开关晶体管的栅极与所述第一发光控制信号端电连接,所述第八开关晶体管的第一极与第一电源端电连接,所述第八开关晶体管的第二极与所述驱动晶体管的第一极电连接;
所述第九开关晶体管的栅极与所述第二发光控制信号端电连接,所述第九开关晶体管的第一极与所述驱动晶体管的第二极电连接,所述第九开关晶体管的第二极与所述发光器件的第一极电连接。
可选地,所述像素电路还包括:阳极复位模块;所述阳极复位模块用于在第一控制信号端的控制下,将所述发光器件的第一极与所述参考电压信号端导通。
可选地,所述阳极复位模块包括:第十开关晶体管;
所述第十开关晶体管的栅极与第一控制信号端电连接,所述第十开关晶体管的第一极与所述发光器件的第一极电连接,所述第十发光晶体管的第二极与所述参考电压信号端电连接。
可选地,所述第一控制信号端和所述第二控制信号端中的至少一个信号端与所述复位信号端为同一信号端。
可选地,所述第一控制信号端和所述第二控制信号端为同一信号端;和/或,所述第三控制信号端和所述第二发光控制信号端为同一信号端。
相应地,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述任一种像素电路。
相应地,本发明实施例还提供了一种上述像素电路的驱动方法,包括:
复位阶段,对所述复位信号端加载第一电平的信号,对所述第一发光控制信号端加载所述第一电平的信号,对所述第二发光控制信号端加载第二电平的信号,对所述第三控制信号端加载所述第二电平的信号;所述复位阶段还包括:对所述第一控制信号端加载所述第一电平的信号,对所述第二控制信号端加载所述第一电平的信号;或,对所述第一控制信号端加载所述第二电平的信号,对所述第二控制信号端加载所述第二电平的信号;
数据输入阶段,对所述复位信号端加载所述第一电平的信号,对所述第一控制信号端加载所述第一电平的信号,对所述第二控制信号端加载所述第一电平的信号,对所述第三控制信号端加载所述第二电平的信号,对所述第一发光控制信号端加载所述第二电平的信号,对所述第二发光控制信号端加载所述第二电平的信号;
发光阶段,对所述复位信号端加载所述第二电平的信号,对所述第一控制信号端加载所述第二电平的信号,对所述第二控制信号端加载所述第二电平的信号,对所述第三控制信号端加载第一电平的信号,对所述第一发光控制信号端加载所述第一电平的信号,对所述第二发光控制信号端加载所述第一电平的信号。
本发明有益效果如下:
本发明实施例提供的像素电路、其驱动方法及显示装置,包括:信号输入模块、发光控制模块、阈值补偿模块、驱动晶体管和发光器件;信号输入模块可以根据第一控制信号端、第二控制信号端以及第三控制信号端的信号,将数据信号端的电压、参考电压信号端的电压、驱动晶体管的阈值电压写入驱动晶体管的栅极;阈值补偿模块可以在复位信号端的信号的控制下,将驱动晶体管的栅极与驱动晶体管的第一极导通;发光控制模块可以在第一发光控制信号端的控制下,将第一电源端的信号提供给驱动晶体管的第一极,在第二发光控制信号端的控制下,将发光器件的第一极与驱动晶体管的第二极导通,以驱动发光器件发光。通过上述模块与元件的相互配合,可以对驱动模块的阈值电压进行补偿,使得驱动电流不受驱动模块的阈值电压影响,消除由于阈值电压不均匀导致的各像素发光亮度不均的问题。并且,通过上述模块与元件的相互配合,可以对电源电压进行补偿,使得驱动电流不受电源电压影响,消除由于电源电压的压降所导致的整体显示亮度不均的问题。
附图说明
图1为本发明实施例提供的像素电路的结构示意图之一;
图2为本发明实施例提供的像素电路的结构示意图之二;
图3为本发明实施例提供的像素电路的具体电路结构示意图之一;
图4为本发明实施例提供的像素电路的具体电路结构示意图之二;
图5为本发明实施例提供的像素电路的具体电路结构示意图之三;
图6为本发明实施例提供的像素电路的具体电路结构示意图之四;
图7为本发明实施例提供的像素电路的具体电路结构示意图之五;
图8为本发明实施例提供的像素电路的具体电路结构示意图之六;
图9为图3所示的像素电路的信号时序图;
图10为图4所示的像素电路的信号时序图;
图11为图5所示的像素电路的信号时序图;
图12为图6所示的像素电路的信号时序图;
图13为图7所示的像素电路的信号时序图;
图14为图8所示的像素电路的信号时序图;
图15为本发明实施例提供的驱动方法的流程图之一;
图16为本发明实施例提供的驱动方法的流程图之二。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
附图中各部件的形状和大小不反映真实比例,目的只是示意说明本发明内容。
本发明实施例提供的一种像素电路,如图1所示,包括:信号输入模块10、阈值补偿模块20、发光控制模块30、驱动晶体管DT以及发光器件L;其中,信号输入模块10分别与第一控制信号端E1、第二控制信号端E2、第三控制信号端E3、数据信号端Data、参考电压信号端Vref以及驱动晶体管DT的第二极电连接,用于根据第一控制信号端E1、第二控制信号端E2以及第三控制信号端E3的信号,将数据信号端Data的电压Vdata、参考电压信号端Vref的电压VREF、驱动晶体管DT的阈值电压Vth写入驱动晶体管DT的栅极;
阈值补偿模块20分别与复位信号端Reset和驱动晶体管DT的栅极以及驱动晶体管DT的第一极电连接,用于在复位信号端Reset的信号的控制下,将驱动晶体管DT的栅极与驱动晶体管DT的第一极导通;
发光控制模块30分别与第一电源端ELVDD、第一发光控制端EM1、第二发光控制端EM2、驱动晶体管DT的第一极、发光器件L的第一极电连接,用于在第一发光控制信号端EM1的控制下,将第一电源端ELVDD的信号提供给驱动晶体管DT的第一极;在第二发光控制信号端EM2的控制下,将发光器件L的第一极与驱动晶体管DT的第二极导通。
本发明实施例提供的像素电路,通过上述模块与元件的相互配合,可以对驱动晶体管DT的阈值电压进行补偿,使得驱动发光器件L发光的驱动电流不受驱动模块的阈值电压影响,改善由于阈值电压不均匀导致的发光亮度不均的问题。并且,通过上述模块与元件的相互配合,可以对第一电源端ELVDD的电压进行补偿,使得驱动电流不受第一电源端ELVDD的电压影响,可以改善由于第一电源端ELVDD的IR Drop导致的发光亮度不均的问题。
下面结合具体实施例,对本发明进行详细说明。需要说明的是,本实施例中是为了更好的解释本发明,但不限制本发明。
实施例一、
在具体实施时,在本发明实施例提供的像素电路中,如图3、图4、图8所示,驱动晶体管DT可以为N型晶体管,对于驱动晶体管DT为P型晶体管的情况,设计原理与本发明相同,也属于本发明保护的范围。
在具体实施时,在本发明实施例提供的像素电路中,发光器件L的第一端与发光控制模块电连接,发光器件L的第二端与第二电源端ELVSS电连接。并且,在具体实施时,发光器件L可以为:有机发光二极管(Organic Light Emitting Diode,OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes,QLED)中的至少一种。例如,发光器件L为OLED时,OLED的正极为发光器件L的第一端,负极为发光器件L的第二端。
在具体实施时,在本发明实施例提供的像素电路中,如图3、图4、图8所示,信号输入模块10具体可以包括:第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3以及第一电容C1;其中,
所述第一开关晶体管T1的栅极与所述第一控制信号端E1电连接,所述第一开关晶体管T1的第一极与所述参考电压信号端Vref电连接,所述第一开关晶体管T1的第二极与所述第一电容C1的第一极电连接;
所述第二开关晶体管T2的栅极与所述第二控制信号端E2电连接,所述第二开关晶体管T2的第一极与所述驱动晶体管DT的第二极电连接,所述第二开关晶体管T2的第二极与数据信号端Data电连接;
所述第三开关晶体管T3的栅极与所述第三控制信号端E3电连接,所述第三开关晶体管T3的第一极与所述第一电容C1的第一极电连接,所述第三开关晶体管T3的第二极与所述驱动晶体管DT的第二极电连接;
所述第一电容C1的第二极与所述驱动晶体管DT的栅极电连接。
在具体实施时,在本发明实施例提供的像素电路中,第一开关晶体管T1在第一控制信号端E1的控制下处于导通状态时,可以将参考电压信号端Vref的信号提供给第一电容C1的第一极;第二开关晶体管T2在第二控制信号端E2的控制下处于导通状态时,可以将数据信号端Data的信号提供给驱动晶体管DT的第二极;第三开关晶体管T3在第三控制信号端E3的控制下处于导通状态时,可以将驱动晶体管DT的第二极与第一电容C1的第一极导通;第一电容C1用于储存输入到第一电容C1的第一极和第一电容C1的第二极的电压。
在具体实施时,在本发明实施例提供的像素电路中,如图3-图8所示,阈值补偿模块20具体包括:第七开关晶体管T7,第七开关晶体管T7的栅极与复位信号端Reset电连接,第七开关晶体管T7的第一极与驱动晶体管DT的栅极、电容的第二极电连接,第七开关晶体管T7的第二极与第八开关晶体管T8的第二极、驱动晶体管DT的第一极电连接。
在具体实施时,在本发明实施例提供的像素电路中,第七开关晶体管T7在复位信号端Reset的信号的控制下处于导通状态时,可以将驱动晶体管DT的第一极与驱动晶体管DT的栅极导通,使驱动晶体管DT形成二极管结构。
在具体实施时,在本发明实施例提供的像素电路中,如图3-图8所示,发光控制模块30包括:第八开关晶体管T8、第九开关晶体管T9;其中,
第八开关晶体管T8的栅极与第一发光控制信号端EM1电连接,第八开关晶体管T8的第一极与第一电源端ELVDD电连接,第八开关晶体管T8的第二极与第七开关晶体管T7的第二极、驱动晶体管DT的第一极电连接。
第九开关晶体管T9的栅极与第二发光控制信号端EM2电连接,第九开关晶体管T9的第一极与驱动晶体管DT的第二极、第二开关晶体管T2的第一极、第三开关晶体管T3的第二极电连接,以及第九开关晶体管T9的第二极与发光器件L的第一极电连接。
在具体实施时,在本发明实施例提供的像素电路中,如图2与图4所示,还可以包括阳极复位模块40,所述阳极复位模块40分别与第一控制信号端E1、参考电压信号端Vref、发光器件L的第一极电连接,用于在第一控制信号端E1的控制下,将所述发光器件L的第一极与所述参考电压信号端Vref导通。具体地,阳极复位模块40包括第十开关晶体管T10。第十开关晶体管T10的栅极与第一控制信号端E1电连接,第十开关晶体管T10的第一极与参考电压信号端Vref电连接,第十开关晶体管T10的第二极与第九开关晶体管T9的第二极、发光器件L的第一极电连接。其中,第十开关晶体管T10在第一控制信号端E1的控制下处于导通状态时,可以将参考电压信号端Vref的电压VREF提供给发光器件L的第一端,以对发光器件L进行复位。
在具体实施时,在本发明实施例提供的上述像素电路中,第一电源端的电压VDD一般为正值,第二电源端的电压VSS一般接地或为负值。并且,第一电压源ELVDD的电压VDD、参考信号端Vref的电压VREF、驱动晶体管DT的阈值电压Vth以及数据信号端Data的电压Vdata之间满足如下关系:VDD>VREF+Vth>Vdata。当然,上述电压的具体电压值可以根据实际应用环境来设计确定,在此不作限定。
为了降低信号端的数量,降低复杂度,减小信号线的占用空间。在具体实施时,可以使第三控制信号端E3和第二发光控制信号端EM2设置为同一信号端。例如,如图4所示,第三开关晶体管T3的栅极与第二发光控制信号端EM2电连接。
在具体实施时,所述第一控制信号端E1与所述复位信号端Reset可以为同一信号端。例如,如图4与图8所示,第一开关晶体管T1的栅极与复位信号端Reset电连接。
在具体实施时,所述第二控制信号端E2与所述复位信号端Reset可以为同一信号端。例如,如图4所示,第二开关晶体管T2的栅极与复位信号端Reset电连接。
在具体实施时,也可以使所述第一控制信号端E1和所述第二控制信号端E2可以为同一信号端。例如,如图4所示,第一控制信号端E1与第二控制信号端E2与复位信号端Reset电连接。
以上仅是举例说明本发明实施例提供的像素电路中各模块的具体结构,在具体实施时,上述各模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不作限定。
具体地,为了制作工艺统一,本发明实施例提供的像素电路中,如图3、图4、图8所示,所有晶体管可以均为N型晶体管。当然,所有晶体管也可以均为P型晶体管,在此不作限定。
具体地,在本发明实施例提供的像素电路中,P型晶体管在低电平信号作用下导通,在高电平信号作用下截止;N型晶体管在高电平信号作用下导通,在低电平信号作用下截止。
具体地,在本发明实施例提供的像素电路中,上述各晶体管可以是薄膜晶体管(TFT,Thin Film Transistor),也可以是金属氧化物半导体场效应管(MOS,Metal OxideScmiconductor),在此不作限定。并且根据上述各晶体管的类型不同以及各晶体管的栅极的信号的不同,可以将上述晶体管的第一极作为源极,第二极作为漏极,或者将晶体管的第一极作为漏极,第二极作为源极,在此不作具体区分。
下面结合电路时序图对本发明实施例提供的像素电路的工作过程作以描述。下述描述中以1表示高电位,0表示低电位。需要说明的是,1和0是逻辑电位,其仅是为了更好的解释本发明实施例的具体工作过程,而不是具体的电压值。
下面以图3所示的像素电路为例,结合图9所示的电路信号时序图对本发明实施例提供的上述像素电路的工作过程作以描述。具体地,选取如图9所示的输入时序图中的t1、t2、t3三个阶段。
在t1阶段,Reset=1,E1=1,E2=1,E3=0,EM1=1,EM2=0。
由于Reset=1,第七开关晶体管T7导通;由于E1=1,因此第一开关晶体管T1导通;由于E2=1,第二开关晶体管T2导通;由于E3=0,因此第三开关晶体管T3截止;由于EM2=0,第九开关晶体管T9截止;由于EM1=1,因此第八开关晶体管T8导通。
因此,参考电压信号端Vref电压VREF经第一开关晶体管T1输出至第一电容C1的第一极并存储在第一电容C1中,数据信号端Data的电压Vdata经第二开关晶体管T2输出至驱动晶体管DT的第二极,第一电源端ELVDD的电压VDD经第八开关晶体管T8输出至驱动晶体管DT的第一极,并且第一电源端ELVDD的电压VDD经第八开关晶体管T8和第七开关晶体管T7输出至驱动晶体管DT的栅极并存储在第一电容C1中。
在t2阶段,Reset=1,E1=1,E2=1,E3=0,EM1=0,EM2=0。因此第八开关晶体管T8截止,其他开关晶体管保持T1阶段的状态。
数据信号端Data电压Vdata经第二开关晶体管T2输出至驱动晶体管DT的第二极。第七开关晶体管T7导通,驱动晶体管DT的栅极和第一极导通,使驱动晶体管DT形成二极管结构,第一电容C1放电。当驱动晶体管DT的栅极电压放电至Vdata+Vth时,驱动晶体管DT截止,所以最终驱动晶体管DT的栅极电压为Vdata+Vth。
在t3阶段,Reset=0,E1=0,E2=0,E3=1,EM1=1,EM2=1。
由于Reset=0,第七开关晶体管T7截止;由于E1=0,第一开关晶体管T1截止,由于E2=0,第二开关晶体管T2截止;由于E3=1,第三开关晶体管T3导通;由于EM1=1,第八开关晶体管T8导通;由于EM2=1,第九开关晶体管T9导通。
由于第三开关晶体管T3导通,将驱动晶体管DT的第二极与第一电容C1的第一极导通,驱动晶体管DT第二极电压为Vs,从而使第一电容C1的第一极的电压由VREF变为Vs。由于第一电容C1的电量守恒,所以驱动晶体管DT的栅极电压变为:Vdata+Vth+Vs-VREF。驱动晶体管DT处于饱和状态,输出的驱动电流I经由第九开关晶体管T9流向发光器件L的第一极,发光器件L在驱动电流的驱动下发光。
其中在T3阶段时,驱动晶体管DT的栅极电压为:Vg=Vdata+Vth+Vs-VREF,驱动晶体管DT的栅极与第二极电压差为:Vgs=Vg-Vs=Vdata+Vth+Vs-VREF-Vs=Vdata+Vth-VREF。
驱动电流I公式:I=K(Vgs-Vth)2=K(Vdata-VREF)2,其中,μ n 代表驱动晶体管DT的迁移率,C ox 为单位面积栅氧化层电容,为驱动晶体管DT的宽长比,相同结构中这些数值相对稳定,可以算作常量。
由上式可以看出,此时驱动晶体管DT的输出的驱动电流I已经不受驱动晶体管DT的阈值电压Vth与第一电压源ELVDD的压降的影响,只与数据信号端Data的电压Vdata和参考电压信号端Vref的电压VREF有关,因此改善了驱动晶体管DT由于工艺制程及长时间的操作造成阈值电压漂移以及第一电压源ELVDD的压降的问题,从而提高显示效果。
实施例二、
本发明实施例对应的像素电路的结构示意图如图5所示,其针对上述实施例的部分实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
在具体实施时,在本发明实施例提供的像素电路中,如图5所示,信号输入模块10还可以包括:第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6以及第二电容C2;其中,
第四开关晶体管T4的栅极与第一控制信号端E1电连接,第一极与数据信号端Data电连接,第二极分别与第二电容C2的第一极和第六开关晶体管T6的第一极电连接;
第五开关晶体管T5的栅极与第二控制信号端E2电连接,第一极分别与驱动晶体管DT的第二极、第九开关晶体管T9的第一极、第六开关晶体管T6的第二极电连接,第二极与参考电压信号端Vref电连接;
第六开关晶体管T6的栅极与第三控制信号端E3电连接,第一极分别与第四开关晶体管T4的第二极和第二电容C2的第一极电连接,第二极分别与驱动晶体管DT的第二极、第五开关晶体管T5的第一极、第九开关晶体管T9的第一极电连接。
第二电容C2的第一极分别与第四开关晶体管T4的第二极、第六开关晶体管T6的第一极电连接,第二极分别与驱动晶体管DT的栅极、第七开关晶体管T7的第一极电连接。
在具体实施时,在本发明实施例提供的像素电路中,第四开关晶体管T4在第一控制信号端E1的控制下处于导通状态时,可以将数据信号端Data的电压Vdata提供给第二电容C2的第一极;第五开关晶体管T5在第二控制信号端E2的控制下处于导通状态时,可以将参考电压信号端Vref的电压VREF提供给驱动晶体管DT的第二极。第六开关晶体管T6在第三控制信号端E3的控制下处于导通状态时,可以将驱动晶体管DT的第二极与第二电容C2的第一极导通;第二电容C2用于存储输入到第二电容C2的第一极和第二电容C2的第二极的电压。
以图5所示的像素电路为例,结合电路信号时序图11对本发明实施例提供的上述像素电路的工作过程作以描述。具体地,选取如图11所示的输入时序图中的t1、t2、t3三个阶段。
在t1阶段,Reset=1,E1=0,E2=1,E3=0,EM1=1,EM2=0。
由于Reset=1,第七开关晶体管T7导通;由于E1=0,因此第四开关晶体管T4截止,第十开关晶体管截止;由于E2=1,第五开关晶体管T5导通;由于E3=0,因此第六开关晶体管T6截止;由于EM1=1,因此第八开关晶体管T8导通;由于EM2=0,第九开关晶体管T9截止。
第一电源端ELVDD的电压VDD经第八开关晶体管T8和第七开关晶体管T7输出至驱动晶体管DT的栅极并存储在第二电容C2中。由于第五开关晶体管T5导通,参考电压信号端Vref的电压VREF被提供给驱动晶体管DT的第二极。
在t2阶段,Reset=1,E1=1,E2=1,E3=0,EM1=0,EM2=0。因此第七开关晶体管T7导通,第四开关晶体管T4导通,第五开关晶体管T5导通,第十开关晶体管T10导通,第六开关晶体管T6截止,第八开关晶体管T8截止,第九开关晶体管T9截止。因此,数据信号端Data的电压Vdata经第四开关晶体管T4写入至第二电容C2的第一极,第七开关晶体管T7导通,驱动晶体管DT的栅极和第一极导通,使驱动晶体管DT形成二极管结构,第十开关晶体管T10导通,使参考电压信号端Vref的电压VREF输出至发光器件L的第一极,对其进行复位。在此阶段开始时第二电容C2的第二极的电压为t1阶段写入的VDD电压,参考电压端的电压VREF经第五开关晶体管T5输出至驱动晶体管DT的第二极。此时驱动晶体管DT的栅极与第二极之间的压差为:VDD-VREF,驱动晶体管DT的Vgs电压为:VDD-VREF>Vth,驱动晶体管DT打开。当驱动晶体管DT的栅极电压放电至VREF+Vth时,此时Vgs电压为VREF+Vth-VREF=Vth,驱动晶体管DT截止,所以最终驱动晶体管DT的栅极电压为VREF+Vth,其中Vth为驱动晶体管DT的阈值电压。此时第二电容C2上存储的电压为Vdata-(VREF+Vth)。
在t3阶段,Reset=0,E1=0,E2=0,E3=1,EM1=1,EM2=1。
由于Reset=0,第七开关晶体管T7截止;由于E1=0,第四开关晶体管T4截止,由于E2=0,第五开关晶体管T5截止;由于E3=1,第六开关晶体管T6导通;由于EM2=1,第九开关晶体管T9导通;由于EM1=1,第八开关晶体管T8导通。
此时驱动晶体管DT第二极电压为Vs,第六开关晶体管T6导通,第二电容C2第一极的电压由Vdata变为Vs。由于第二电容C2的电量守恒不变,所以驱动晶体管DT的栅极电压变为:Vg=VREF+Vth+Vs-Vdata。驱动晶体管DT处于饱和状态,输出的驱动电流经由第九开关晶体管T9流向发光器件L的第一极,发光器件L在驱动电流的驱动下发光。
其中在t3阶段时,驱动晶体管DT的栅极电压为:Vg=VREF+Vth+Vs-Vdata,驱动晶体管DT的栅极与第二极电压差为:Vgs=Vg-Vs=VREF+Vth+Vs-Vdata-Vs=VREF+Vth-Vdata。根据驱动电流I公式:I=K(Vgs-Vth)2=K(VREF-Vdata)2
由上式可以看出实施例二中此时驱动晶体管DT输出的驱动电流I同样不受驱动晶体管DT的阈值电压Vth的影响,且当驱动晶体管DT工作于饱和区时,其驱动电流大小同样与第一电压源ELVDD的电压VDD大小无关。因此实施例二同样可以改善驱动晶体管DT由于工艺制程及长时间的操作造成阈值电压漂移的问题和由于电压降带来的像素亮度不均的问题。
实施例三、
以图4所示的像素电路为例,结合电路信号时序图10对本发明实施例提供的上述像素电路的工作过程作以描述。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
具体地,选取如图10所示的输入时序图中的t1、t2、t3三个阶段。如图4所示,复位信号端Reset和第一控制信号端E1、第二控制信号端E2可以为同一端;第二发光控制信号端EM2与第三控制信号端E3可以为同一端。
在t1阶段,Reset=1,EM1=1,EM2=0。
由于Reset=1,第十开关晶体管T10导通,因此参考信号端Vref的电压VREF经第十晶体管T10输出至发光器件L的第一极,对其进行复位,由于电压VREF小于发光器件L的发光电压,所以发光器件L不发光。本阶段的其余工作过程可以与实施例一中t1阶段的工作过程基本相同,在此不作赘述。
在t2阶段,Reset=1,EM1=0,EM2=0。
由于Reset=1,第十开关晶体管T10导通。因此参考信号端Vref的电压VREF经第十晶体管T10输出至发光器件L的第一极,对其进行复位,由于电压VREF小于发光器件L的发光电压,所以发光器件L不发光。本阶段的其余工作过程可以与实施例一中t2阶段的工作过程基本相同,在此不作赘述。
在t3阶段,Reset=0,EM1=1,EM2=1。
由于Reset=0,第十开关晶体管T10截止。本阶段的其余工作过程可以与实施例一中t3阶段的工作过程基本相同,在此不作赘述。
实施例四、
以图6所示的像素电路为例,结合电路信号时序图12对本发明实施例提供的上述像素电路的工作过程作以描述。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
如图6所示,第一控制信号端E1、第二控制信号端E2可以为同一端。
具体地,选取如图12所示的输入时序图中的t1、t2、t3三个阶段。
在t1阶段,Reset=1,E1=0,E3=0,EM1=1,EM2=0。
由于E1=0,因此第五开关晶体管T5与第四开关晶体管T4截止,本阶段的其余工作过程可以与实施例二中t1阶段的工作过程基本相同,在此不作赘述。
在t2阶段,Reset=1,E1=1,E3=0,EM1=0,EM2=0。
本阶段的工作过程可以与实施例二中t2阶段的工作过程基本相同,在此不作赘述。
在t3阶段,Reset=0,E1=0,E3=1,EM1=1,EM2=1。
本阶段的工作过程可以与实施例二中t3阶段的工作过程基本相同,在此不作赘述。
实施例五、
以图7所示的像素电路为例,结合电路信号时序图13对本发明实施例提供的上述像素电路的工作过程作以描述。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
如图7所示,复位信号端Reset和第二控制信号端E2可以为同一端。
具体地,选取如图13所示的输入时序图中的t1、t2、t3三个阶段。
在t1阶段,Reset=1,E1=1,E3=0,EM1=1,EM2=0。
由于E1=1,第四开关晶体管T4导通,因此,数据信号端Data的电压Vdata经第四开关晶体管T4输出至第二电容C2的第一极。本阶段的其余工作过程可以与实施例二中t1阶段的工作过程基本相同,在此不作赘述。
在t2阶段,Reset=1,E1=0,E3=0,EM1=0,EM2=0。
由于E1=0,第四开关晶体管T4截止,本阶段的其余工作过程可以与实施例二中t2阶段的工作过程基本相同,在此不作赘述。
在t3阶段,Reset=0,E1=0,E3=1,EM1=1,EM2=1。
本阶段的工作过程可以与实施例二中t3阶段的工作过程基本相同,在此不作赘述。
实施例六、
以图8所示的像素电路为例,结合电路信号时序图14对本发明实施例提供的上述像素电路的工作过程作以描述。下面仅说明本实施例与上述实施例的区别之处,其相同之处在此不作赘述。
如图8所示,复位信号端Reset和第一控制信号端E1可以为同一端。
具体地,选取如图14所示的输入时序图中的t1、t2、t3三个阶段。
在t1阶段,Reset=1,E2=0,E3=0,EM1=1,EM2=0。
由于E2=0,第二开关晶体管T2截止,由于Reset=1,第十开关晶体管T10导通,因此参考信号端Vref的电压VREF经第十晶体管T10输出至发光器件L的第一极,对其进行复位,由于电压VREF小于发光器件L的发光电压,所以发光器件L不发光。本阶段的其余工作过程可以与实施例一中t1阶段的工作过程基本相同,在此不作赘述。
在t2阶段,Reset=1,E2=1,E3=0,EM1=0,EM2=0。
由于Reset=1,第十开关晶体管T10导通,因此参考信号端Vref的电压VREF经第十晶体管T10输出至发光器件L的第一极,由于电压VREF小于发光器件L的发光电压,所以发光器件L不发光。本阶段的其余工作过程可以与实施例一中t2阶段的工作过程基本相同,在此不作赘述。
在t3阶段,Reset=0,E1=0,E3=1,EM1=1,EM2=1。
由于Reset=0,第十开关晶体管T10截止,本阶段的其余工作过程可以与实施例一中t3阶段的工作过程基本相同,在此不作赘述。
基于同一发明构思,本发明实施例还提供了一种本发明实施例提供的上述像素电路的驱动方法,如图15所示,包括:复位阶段、阈值写入阶段、发光阶段;其中,
S801、复位阶段,对复位信号端加载第一电平的信号,对第一发光控制信号端加载第一电平的信号,对第二发光控制信号端加载第二电平的信号,对第三控制信号端加载第二电平的信号;对第一控制信号端加载第一电平的信号,对第二控制信号端加载第一电平的信号;
S802、阈值写入阶段,对复位信号端加载第一电平的信号,对第一控制信号端加载第一电平的信号,对第二控制信号端加载第一电平的信号,对第三控制信号端加载第二电平的信号,对第一发光控制信号端加载第二电平的信号,对第二发光控制信号端加载第二电平的信号;
S803、发光阶段,对复位信号端加载第二电平的信号,对第一控制信号端加载第二电平的信号,对第二控制信号端加载第二电平的信号,对第三控制信号端加载第一电平的信号,对第一发光控制信号端加载第一电平的信号,对第二发光控制信号端加载第一电平的信号。
本发明实施例还提供了一种本发明实施例提供的上述像素电路的驱动方法,如图16所示,包括:复位阶段、阈值写入阶段、发光阶段;其中,
S901、复位阶段,对复位信号端加载第一电平的信号,对第一发光控制信号端加载第一电平的信号,对第二发光控制信号端加载第二电平的信号,对第三控制信号端加载第二电平的信号;对第一控制信号端加载第二电平的信号,对第二控制信号端加载第二电平的信号;
S902、阈值写入阶段,对复位信号端加载第一电平的信号,对第一控制信号端加载第一电平的信号,对第二控制信号端加载第一电平的信号,对第三控制信号端加载第二电平的信号,对第一发光控制信号端加载第二电平的信号,对第二发光控制信号端加载第二电平的信号;
S903、发光阶段,对复位信号端加载第二电平的信号,对第一控制信号端加载第二电平的信号,对第二控制信号端加载第二电平的信号,对第三控制信号端加载第一电平的信号,对第一发光控制信号端加载第一电平的信号,对第二发光控制信号端加载第一电平的信号。
本发明实施例提供的上述驱动方法,可以通过简单的时序,即可实现对驱动晶体管的阈值电压和第一电源端的IR-Drop的补偿。
在具体实施时,第一电平可以为高电平,第二电平可以为低电平。或者第一电平为低电平,第二电平为高电平。
基于同一发明构思,本发明实施例还提供了一种显示装置。该显示装置的实施可以参见上述像素电路的实施例,重复之处不再赘述。
在具体实施时,显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本发明的限制。
本发明实施例提供的像素电路、其驱动方法及显示装置,包括:信号输入模块、发光控制模块、阈值补偿模块、驱动晶体管和发光器件;信号输入模块可以根据第一控制信号端、第二控制信号端以及第三控制信号端的信号,将数据信号端的电压、参考电压信号端的电压、驱动晶体管的阈值电压写入驱动晶体管的栅极;阈值补偿模块可以在复位信号端的信号的控制下,将驱动晶体管的栅极与驱动晶体管的第一极导通;发光控制模块可以在第一发光控制信号端的控制下,将第一电源端的信号提供给驱动晶体管的第一极,在第二发光控制信号端的控制下,将发光器件的第一极与驱动晶体管的第二极导通,以驱动发光器件发光。本发明实施例提供的像素电路,通过上述模块与元件的相互配合,可以对驱动晶体管的阈值电压进行补偿,使得驱动发光器件L发光的驱动电流不受驱动模块的阈值电压影响,改善由于阈值电压不均匀导致的发光亮度不均的问题。并且,通过上述模块与元件的相互配合,可以对第一电源端ELVDD的电压进行补偿,使得驱动电流不受第一电源端ELVDD的电压影响,可以改善由于第一电源端ELVDD的IR Drop导致的发光亮度不均的问题。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。