(12) International Application Status Report

Received at International Bureau: 26 September 2018 (26.09.2018)

Information valid as of: 15 October 2018 (15.10.2018)

Report generated on: 22 July 2019 (22.07.2019)

(10) Publication number: (43) Publication date: (26) Publication language:
WO 2019/06523404 April 2019 (04.04.2019) Japanese (JA)

(21) Application number: (22) Filing date: (25) Filing language:
PCT/JP2018/03378012 September 2018 (12.09.2018) Japanese (JA)

(31) Priority number(s): (32) Priority date(s): (33) Priority status:
2017-184503 (JP)26 September 2017 (26.09.2017) Priority document received (in compliance with PCT Rule 17.1)

(51) International Patent Classification:
G06F 3/041 (2006.01); B32B 7/02 (2006.01); B32B 37/00 (2006.01); G06F 3/044 (2006.01); H01B 13/00 (2006.01)

(71) Applicant(s):
TORAY INDUSTRIES, INC. [JP/JP]; 1-1, Nihonbashi-Muromachi 2-chome, Chuo-ku, Tokyo 1038666 (JP) (for all designated states)

(72) Inventor(s):
HASHIMOTO, Taiki; c/o Shiga Plant, Toray Industries, Inc., 1-1, Sonoyama 1-chome, Otsu-shi, Shiga 5208558 (JP)
TAKASE, Kohei; c/o Shiga Plant, Toray Industries, Inc., 1-1, Sonoyama 1-chome, Otsu-shi, Shiga 5208558 (JP)


(54) Title (EN): METHOD FOR MANUFACTURING SUBSTRATE WITH ELECTRODES FORMED THEREON
(54) Title (FR): PROCÉDÉ DE FABRICATION D'UN SUBSTRAT SUR LEQUEL SONT FORMÉES DES ÉLECTRODES
(54) Title (JA): 電極付き基板の製造方法

(57) Abstract:
(EN): Provided is a method for manufacturing a substrate with electrodes formed thereon, wherein positional accuracy is excellent even when a thin film transparent substrate that is difficult to see is used, transmittance differences and moiré can be suppressed, and yield is high. This method for manufacturing a substrate with electrodes formed thereon in which a first electrode, an insulating layer, and a second electrode are formed on a first transparent substrate having a thickness of no greater than 200 μm comprises: a step for forming the first electrode on at least one surface of the first transparent substrate; a step for forming the insulating layer on the surface on which the first electrode of the transparent substrate is formed; and a step for forming the second electrode on the insulating layer, wherein the first electrode and/or the second electrode are opaque.
(FR): L'invention concerne un procédé de fabrication d'un substrat sur lequel sont formées des électrodes. La précision de position est excellente même lorsqu'un substrat transparent à film mince qui est difficile à voir est utilisé, les différences de transmittance et le moiré peuvent être supprimés, et le rendement est élevé. Ledit procédé de fabrication d'un substrat sur lequel sont formées des électrodes dans lequel une première électrode, une couche isolante, et une seconde électrode sont formées sur un premier substrat transparent ayant une épaisseur inférieure ou égale à 200 µm comprend : une étape de formation de la première électrode sur au moins une surface du premier substrat transparent ; une étape de formation de la couche isolante sur la surface sur laquelle est formée la première électrode du substrat transparent ; et une étape de formation de la seconde électrode sur la couche isolante, la première électrode et/ou la seconde électrode étant opaques.
(JA): 視認されにくく、薄膜透明基板を用いても位置精度に優れ、透過率差やモアレを抑制することができる、歩留まりの高い電極付き基板の製造方法を提供する。厚さ200μm以下の第一の透明基板上に、第一の電極、絶縁層および第二の電極を有する電極付き基板の製造方法であって、 前記第一の透明基板の少なくとも片面に第一の電極を形成する工程と、 前記透明基板の第一の電極が形成されている面に絶縁層を形成する工程と、 前記絶縁層上に第二の電極を形成する工程を有し、 第一の電極および/または第二の電極が不透明である電極付き基板の製造方法である。

International search report:
Received at International Bureau: 15 October 2018 (15.10.2018) [JP]

International Report on Patentability (IPRP) Chapter II of the PCT:
Not available

(81) Designated States:
AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
European Patent Office (EPO) : AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR
African Intellectual Property Organization (OAPI) : BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG
African Regional Intellectual Property Organization (ARIPO) : BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW
Eurasian Patent Organization (EAPO) : AM, AZ, BY, KG, KZ, RU, TJ, TM