

(12) International Application Status Report

Received at International Bureau: 04 April 2018 (04.04.2018)

Information valid as of: 13 September 2018 (13.09.2018)

Report generated on: 18 February 2020 (18.02.2020)

(10) Publication number:

WO2018/181142

(43) Publication date:

04 October 2018 (04.10.2018)

(26) Publication language:

Japanese (JA)

(21) Application Number:

PCT/JP2018/012061

(22) Filing Date:

26 March 2018 (26.03.2018)

(25) Filing language:

Japanese (JA)

(31) Priority number(s):

2017-071773 (JP)

(31) Priority date(s):

31 March 2017 (31.03.2017)

(31) Priority status:

Priority document received (in compliance with PCT Rule 17.1)

(51) International Patent Classification:

G02F 1/1368 (2006.01); G09F 9/30 (2006.01)

(71) Applicant(s):

SHARP KABUSHIKI KAISHA [JP/JP]; 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522 (JP) *(for all designated states)*

(72) Inventor(s):

KITAGAWA, Hideki

IMAI, Hajime

ITOH, Toshikatsu

KIKUCHI, Tetsuo

SUZUKI, Masahiko

UEDA, Teruyuki

HARA, Kengo

NISHIMIYA, Setsuji

DAITOH, Tohru

(74) Agent(s):

HARAKENZO WORLD PATENT & TRADEMARK; Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041 (JP)

(54) Title (EN): ACTIVE MATRIX SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE

(54) Title (FR): SUBSTRAT DE MATRICE ACTIVE ET DISPOSITIF D'AFFICHAGE À CRISTAUX LIQUIDES

(54) Title (JA): アクティブマトリクス基板、液晶表示装置

(57) Abstract:

(EN): The present invention provides a highly precise active matrix substrate while suppressing occurrence of a pixel defect. This active matrix substrate is provided with: a first semiconductor film corresponding to one of two sub-pixels adjacent to each other in a row direction; a second semiconductor film corresponding to the other; a transistor using part of the first semiconductor film as a channel in the row direction; and a pixel electrode connected to a drain electrode of the transistor via a contact hole, wherein in plan view, a distance (dc) in the row direction from the drain electrode-side edge of the channel to the bottom surface of the contact hole is greater than or equal to 0.15 times a sub-pixel pitch (dp) in the row direction.

(FR): La présente invention permet d'obtenir un substrat de matrice active très précis tout en supprimant l'apparition d'un défaut de pixel. Ledit substrat de matrice active est pourvu : d'un premier film semi-conducteur correspondant à un sous-pixel parmi deux sous-pixels adjacents l'un à l'autre dans une direction de rangée ; d'un second film semi-conducteur correspondant à l'autre sous-pixel ; d'un transistor utilisant une partie du premier film semi-conducteur en tant que canal dans la direction de rangée ; et d'une électrode de pixel connectée à une électrode de drain du transistor par l'intermédiaire d'un trou de contact. En vue en plan, une distance (dc) dans la direction de rangée à partir du bord côté électrode de drain du canal jusqu'à la surface inférieure du trou de contact est supérieure ou égale à 0,15 fois un pas de sous-pixel (dp) dans la direction de rangée.

(JA): 画素欠陥の発生を抑えつつ、高精細なアクティブマトリクス基板を提供する。行方向に隣り合う2つのサブ画素の一方に対応する第1半導体膜と、他方に対応する第2半導体膜と、前記第1半導体膜の一部を行方向のチャンネルとするトランジスタと、コンタクトホールを介して前記トランジスタのドレイン電極に接続する画素電極とを備え、平面視においては、前記チャンネルのドレイン電極側エッジから前記コンタクトホールの底面に到るまでの行方向の距離(d c)が、行方向のサブ画素ピッチ(d p)の0.15倍以上である。

International search report:

Received at International Bureau: 25 June 2018 (25.06.2018) [JP]

International Report on Patentability (IPRP) Chapter II of the PCT:

Not available

(81) Designated States:

AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW

European Patent Office (EPO) : AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR

African Intellectual Property Organization (OAPI) : BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG

African Regional Intellectual Property Organization (ARIPO) : BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW

Eurasian Patent Organization (EAPO) : AM, AZ, BY, KG, KZ, RU, TJ, TM