

# (12) International Application Status Report

**Received at International Bureau:** 27 April 2011 (27.04.2011)

**Information valid as of:** 30 September 2011 (30.09.2011)

**Report generated on:** 12 December 2019 (12.12.2019)

**(10) Publication number:**

WO2011/132597

**(43) Publication date:**

27 October 2011 (27.10.2011)

**(26) Publication language:**

Japanese (JA)

**(21) Application Number:**

PCT/JP2011/059308

**(22) Filing Date:**

14 April 2011 (14.04.2011)

**(25) Filing language:**

Japanese (JA)

**(31) Priority number(s):**

2010-096217 (JP)

**(31) Priority date(s):**

19 April 2010 (19.04.2010)

**(31) Priority status:**

Priority document received (in compliance with PCT Rule 17.1)

**(51) International Patent Classification:**

**H01G 4/40** (2006.01); **H01F 27/00** (2006.01)

**(71) Applicant(s):**

NATIONAL INSTITUTE FOR MATERIALS SCIENCE [JP/JP]; 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP) *(for all designated states except US)*

SAHU Satyajit [IN/JP]; c/o NATIONAL INSTITUTE FOR MATERIALS SCIENCE, 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP) *(for US only)*

BANDYOPADHYAY Anirban [IN/JP]; c/o NATIONAL INSTITUTE FOR MATERIALS SCIENCE, 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP) *(for US only)*

FUJITA Daisuke [JP/JP]; c/o NATIONAL INSTITUTE FOR MATERIALS SCIENCE, 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP) *(for US only)*

**(72) Inventor(s):**

SAHU Satyajit; c/o NATIONAL INSTITUTE FOR MATERIALS SCIENCE, 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP)

BANDYOPADHYAY Anirban; c/o NATIONAL INSTITUTE FOR MATERIALS SCIENCE, 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP)

FUJITA Daisuke; c/o NATIONAL INSTITUTE FOR MATERIALS SCIENCE, 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP)

**(74) Agent(s):**

NISHIZAWA Toshio; Kudan-Horie Bldg. 6F, 3-14, Kudan-kita 4-chome, Chiyoda-ku, Tokyo 1020073 (JP)

**(54) Title (EN):** INDUCTOR COMPOSED OF CAPACITOR ARRAY

**(54) Title (FR):** INDUCTEUR SE COMPOSANT D'UN RÉSEAU DE CONDENSATEURS

**(54) Title (JA):** アレイ状のキャパシタで構成されるインダクタ

**(57) Abstract:**

**(EN):** A spiral capacitor inductor device equipped with an array of individual capacitors (101) configured in a loop shape in the longitudinal direction is provided as a fourth circuit element. Here, an input signal is applied from one end of the array of individual capacitors, and the output is extracted from the other end. The charge that accumulates inside an individual capacitor increases or decreases according to an increase or decrease in the bias applied to the device, and the increase or decrease in the load increases or decreases the loop current. As a result, magnetic flux (103) produced inside the device is altered. A fourth circuit element type after inductors, capacitors and resistors, in which the size of the magnetic flux is determined by the accumulated charge, is thus provided.

**(FR):** La présente invention propose un quatrième élément de circuit constitué d'un dispositif d'inducteur capacitif spiralé pourvu d'un réseau de condensateurs individuels (101) configurés en boucle selon l'axe longitudinal. En l'occurrence, un signal d'entrée est appliqué par une extrémité du réseau de condensateurs individuels, et la sortie est extraite à l'autre extrémité. La charge qui s'accumule à l'intérieur d'un condensateur individuel augmente ou diminue en fonction de l'augmentation ou de la diminution de

la tension de polarisation appliquée au dispositif, l'augmentation ou la diminution de la charge faisant augmenter ou diminuer le courant de ligne. Il en résulte une modification du flux magnétique (103) se produisant à l'intérieur du dispositif. L'invention propose ainsi un quatrième type d'éléments de circuit s'ajoutant aux trois premiers déjà connus: les inducteurs, les condensateurs et les résistances, dans lequel les dimensions du flux magnétique sont déterminées par la charge accumulée.

(JA): 第四の回路素子として、長さ方向に沿ってループの形態に構成されたアレイ状の単位キャパシタ 101 を設けたらせん状キャパシタ-インダクタデバイスが与えられる。ここで、入力信号がアレイ状単位キャパシタの一方の端から印加され、出力が他方の端から取り出され、単位キャパシタ内に蓄積される電荷がデバイスに印加されるバイアスの増大または減少に合わせて増加または減少し、電荷の増大または減少がループの電流をそれぞれ増大または減少させ、その結果、デバイス内に発生する磁束 103 を変化させる。これにより、蓄積された電荷で磁束の大きさが決まる、インダクタ、キャパシタ、抵抗に次ぐ第四の回路素子が提供される。

#### **International search report:**

Received at International Bureau: 20 July 2011 (20.07.2011) [JP]

#### **International Report on Patentability (IPRP) Chapter II of the PCT:**

Not available

#### **(81) Designated States:**

AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW

European Patent Office (EPO) : AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR

African Intellectual Property Organization (OAPI) : BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG

African Regional Intellectual Property Organization (ARIPO) : BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW

Eurasian Patent Organization (EAPO) : AM, AZ, BY, KG, KZ, MD, RU, TJ, TM