(DE) Die Erfindung betrifft eine Schaltungsanordnung (1) für einen Digitaleingang eines elektronischen Gerätes (30), umfassend - einen als Digitaleingang fungierenden Eingangsanschluss (10) auf einer Eingangsseite (E), - einen als Signalausgang fungierenden Ausgangsanschluss (11) auf einer Ausgangsseite (A), - ein Schaltelement, welches ausgestaltet ist, ein auf der Eingangsseite (E) erkanntes Signal (S) an die Ausgangsseite (A) zur Weiterverarbeitung weiter zu leiten, - einen Masseanschluss (M), wobei zwischen dem Eingangsanschluss (10) und dem Masseanschluss (M) eine Halbleiteranordnung (Q) zur Strombegrenzung eines Eingangsstroms (Iin) für das Schaltelement angeordnet ist, wobei die Halbleiteranordnung (Q) zusätzlich ausgestaltet ist eine Höhe einer Spannung (U) des Signals an dem Eingangsanschluss (10) anhand einer ersten Schaltschwelle (LP) als logisch Null zu werten und anhand einer zweiten Schaltschwelle (HP) als logisch Eins zu werten, wobei das Schaltelement als ein mikroelektromechanischer Schalter (MEMS) mit einem auslenkbar angeordnetem Haupt-Schaltbalken (HS) ausgestaltet ist, wobei der mikroelektromechanische Schalter (MEMS) hinsichtlich einer Geometrie des Haupt-Schaltbalkens (HS) ausgestaltet ist, dass der Haupt-Schaltbalken (HS) erst ausgelenkt wird, wenn die Spannung am Eingangsanschluss (10) die zweite Schaltschwelle (LH) überschreitet.
(EN) The invention relates to a circuit arrangement (1) for a digital input of an electronic device (30), comprising: - an input terminal (10), which functions as a digital input, on an input side (E); - an output terminal (11), which functions as a signal output, on an output side (A); - a switching element which is designed to transmit a signal (S) identified on the input side (E) to the output side (A) for further processing; and - an earth terminal (M). A semiconductor arrangement (Q) for limiting the current of an input current (lin) for the switching element is arranged between the input terminal (10) and the earth terminal (M), the semiconductor arrangement (Q) being additionally designed to evaluate a level of a voltage (U) of the signal at the input terminal (10) on the basis of a first switching threshold (LP) as a logical zero and on the basis of a second switching threshold (HP) as a logical one. The switching element is designed as a microelectromechanical switch (MEMS) having a deflectable main switching bar (HS), the microelectromechanical switch (MEMS) being designed with regard to a geometry of the main switching bar (HS) such that the main switching bar (HS) is only deflected when the voltage exceeds the second switching threshold (LH) at the input terminal (10).
(FR) L'invention concerne un ensemble circuit (1) conçu pour une entrée numérique d'un dispositif électronique (30), comprenant : une borne d'entrée (10) qui fait office d'entrée numérique, sur un côté entrée (E), une borne de sortie (11) qui fait office de sortie de signal, sur un côté sortie (A), un élément de commutation conçu pour transmettre un signal (S) identifié sur le côté entrée (E) au côté sortie (A) pour un traitement ultérieur, et une borne de masse (M); un ensemble semi-conducteur (Q) pour limiter le courant d'un courant d'entrée (Iin) pour l'élément de commutation étant disposé entre la borne d'entrée (10) et la borne de masse (M), l'ensemble semi-conducteur (Q) étant en outre conçu pour évaluer le niveau d'une tension (U) du signal au niveau de la borne d'entrée (10) sur la base d'un premier seuil de commutation (LP) en tant que zéro logique et sur la base d'un deuxième seuil de commutation (HP) en tant que un logique; l'élément de commutation étant conçu sous la forme d'un commutateur microélectromécanique (MEMS) qui comprend une barre de commutation principale (HS) déplaçable, le commutateur microélectromécanique (MEMS) étant conçu par rapport à une géométrie de la barre de commutation principale (HS) de sorte que ladite barre de commutation principale (HS) soit uniquement déplacée lorsque la tension dépasse le deuxième seuil de commutation (LH) au niveau de la borne d'entrée (10).
