In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

Gehe zu Anmeldung

1. WO2020115148 - VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN HALBLEITERBAUTEILEN UND OPTOELEKTRONISCHES HALBLEITERBAUTEIL

Anmerkung: Text basiert auf automatischer optischer Zeichenerkennung (OCR). Verwenden Sie bitte aus rechtlichen Gründen die PDF-Version.

[ DE ]

Beschreibung

VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN

HALBLEITERBAUTEILEN UND OPTOELEKTRONISCHES HALBLEITERBAUTEIL

Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben. Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben.

Eine zu lösende Aufgabe liegt darin, ein Verfahren anzugeben, mit dem kleine Halbleiterchips effizient und platzsparend montierbar sind.

Diese Aufgabe wird unter anderem durch ein Verfahren und durch ein optoelektronisches Halbleiterbauteil mit den

Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der übrigen Ansprüche.

Gemäß zumindest einer Ausführungsform werden mit dem

Verfahren Halbleiterbauteile hergestellt. Bei den

Halbleiterbauteilen handelt es sich bevorzugt um

optoelektronische Halbleiterbauteile, insbesondere um

sichtbares Licht emittierende Halbleiterbauteile. Prinzipiell können mit dem Verfahren jedoch auch andere Arten von

Halbleiterbauteilen hergestellt werden.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens eines Chipträgers. Bei dem Chipträger handelt es sich beispielsweise um einen

Halbleiterwafer, etwa aus Silizium oder aus Germanium.

Weiterhin kann der Chipträger aus einem elektrisch

isolierenden Material sein, wie aus einer Keramik oder aus einem Kunststoff. Außerdem können für den Chipträger

elektrisch leitfähige Materialien wie Metalle, beispielsweise Molybdän oder Aluminium, zum Einsatz kommen.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Erzeugens von Löchern für elektrische

Durchkontaktierungen in dem Chipträger. Die Löcher

durchdringen den Chipträger bevorzugt vollständig. Eine

Längsachse der Löcher ist insbesondere senkrecht zu einer Trägeroberseite und/oder zu einer Trägerunterseite des

Chipträgers ausgerichtet. Die Löcher können in Draufsicht auf den Chipträger gesehen kreisförmig sein. Jedoch sind auch andere Formen für die Löcher möglich, beispielsweise in

Draufsicht gesehen Langlöcher oder quadratische Löcher oder rechteckige Löcher oder ovale Löcher.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Erzeugens einer dünnen Metallisierung in den Löchern. Ist der Chipträger aus einem elektrisch isolierenden Material, so kann die Metallisierung unmittelbar auf den Chipträger angebracht werden. Handelt es sich bei dem

Chipträger um ein elektrisch leitfähiges Material, so wird zwischen der Metallisierung und dem Chipträger bevorzugt ein elektrisch isolierendes Material angebracht.

Dass die Metallisierung dünn ist, bedeutet insbesondere, dass ein Durchmesser oder mittlerer Durchmesser oder eine Breite der Löcher eine mittlere Dicke der Metallisierung um

mindestens einen Faktor 20 oder 10 oder 5 übersteigt. Mit anderen Worten ist die Metallisierung signifikant dünner, als eine Breite oder ein Durchmesser der Löcher. Die Löcher werden damit nur zu einem verhältnismäßig kleinen Anteil von der Metallisierung ausgefüllt.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Verfüllens der metallisierten Löcher mit einer Füllung. Die Füllung ist bevorzugt aus einem elektrisch isolierenden Material. Beispielsweise handelt es sich bei der Füllung um eine Kunststofffüllung, insbesondere um eine

Füllung aus einem Epoxidmaterial.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens von Halbleiterchips auf den metallisierten Löchern. Bei den Halbleiterchips handelt es sich bevorzugt um optoelektronische Halbleiterchips, wie Leuchtdiodenchips oder Laserdiodenchips. Ferner können

Halbleiterchips als Sensoren für Strahlung angebracht werden. Auch andere Arten von Halbleiterchips wie Ansteuerchips, Speicherchips oder Adresschips können auf entsprechenden Löchern angebracht werden, insbesondere falls es sich bei dem fertigen Halbleiterbauteil nicht um ein optoelektronisches Halbleiterbauteil handelt.

Gemäß zumindest einer Ausführungsform werden die

Halbleiterchips ohmsch leitend mit der zugehörigen

Metallisierung verbunden. Zwischen den Halbleiterchips und der Metallisierung befindet sich bevorzugt lediglich ein elektrisch leitfähiges Verbindungsmittel wie ein Lot. Mittels der metallisierten Löcher ist eine elektrische Kontaktierung der Halbleiterchips durch den Chipträger hindurch ermöglicht.

In mindestens einer Ausführungsform umfasst das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:

A) Bereitstellen eines Chipträgers,

B) Erzeugen von Löchern für elektrische Durchkontaktierungen im Chipträger,

C) Erzeugen einer dünnen Metallisierung in den Löchern,

D) Verfüllen der metallisierten Löcher mit einer Füllung aus einem Kunststoff, und

E) Anbringen von optoelektronischen Halbleiterchips auf den metallisierten Löchern, sodass die Halbleiterchips ohmsch leitend mit der zugehörigen Metallisierung verbunden werden.

Für viele Produkte, die Halbleiterchips umfassen, werden kostengünstige Zwischenstücke, auch als Interposer

bezeichnet, benötigt. Darin können insbesondere

Durchkontaktierungen durch Silizium, auch als Through Silicon Vias oder kurz TSV bezeichnet, zum Einsatz kommen, um einen integrierten Schaltkreis, kurz IC, oder einen

Leuchtdiodenchip, kurz LED-Chip, elektrisch zu kontaktieren. Solche Durchkontaktierungen sind meist galvanisch vollständig gefüllt .

Bei Durchkontaktierungen mit einem relativ kleinen

Aspektverhältnis von Durchmesser zu Tiefe von beispielsweise kleiner 1:2 oder 1:3 ist aus Kostengründen ein

Alternativprozess zur galvanischen Verfüllung gewünscht. Mit dem hier beschriebenen Verfahren können elektrische

Durchkontaktierungen ohne Galvanik und insbesondere ohne das ansonsten für Durchkontaktierungen übliche Material, nämlich Kupfer, hergestellt werden.

Mit dem hier beschriebenen Verfahren kann das Setzen von kleinen LED-Chips auf dem zusammenhängenden Chipträger, also dem späteren Interposer, noch in dickem und damit stabilem Zustand verwirklicht werden. Ein Setzen von kleinen LED-Chips auf dem fertigen, dünnen und damit mechanisch fragilen

Interposer entfällt.

Herkömmlich werden Siliziumdurchkontaktierungen verwendet, die Löcher umfassen, die vollständig mit Kupfer aufgefüllt sind. Dabei werden die Löcher galvanisch mit Hilfe eines Kupferelektrolyts komplett gefüllt. Dieser Prozess kann für Durchkontaktierungen mit einem kleinen Aspektverhältnis mehrere Stunden dauern und ist somit vergleichsweise teuer.

Bei dem hier beschriebenen Verfahren wird statt einer

Galvanik für die elektrisch leitende Verfüllung der Löcher bevorzugt lediglich eine gesputterte Metallisierung

verwendet. Somit werden nicht die kompletten Löcher

aufgefüllt, sondern nur deren Innenseite wird mit einer ausreichend dicken, jedoch vergleichsweise dünnen

Metallschicht versehen. Dadurch bleibt allerdings in dem metallisierten Loch ein Hohlraum zurück, was weitere

Prozessschritte wie weitere Lithographieprozesse erschwert.

Durch die Auffüllung dieses Hohlraums nach dem Erzeugen der metallischen Sputterverkleidung der Innenwände der Löcher wird dieser Hohlraum mit einer temporären oder permanenten Füllung aus einem Polymer aufgefüllt. Durch einen gezielten Veraschungsprozess oder nass-chemische Entwicklungsprozesse kann der Wafer wieder komplett einplanarisiert werden. Dies erlaubt in Verbindung mit einem temporären Träger eine weitere Prozessierung der Trägeroberseite und der

Trägerunterseite des gedünnten Chipträgers, wodurch

Folgeprozesse für die Erzeugung von elektrischen

Kontaktflächen ermöglicht sind. Die Füllung kann in den fertigen Halbleiterbauteilen enthalten sein oder kann in einem letzten Schritt, beispielsweise mittels Veraschen, wieder entfernt werden.

Durch die Verwendung eines temporären Trägers, auch als Grundträger bezeichnet, ist die Prozessierung des dünnen Chipträgers weiterhin möglich. Kleine LED-Chips können noch vor dem Lösen des Hilfsträgers , der beispielsweise aus

Silizium ist, auf der Trägeroberseite des Chipträgers gesetzt und mittels eines Metallisierungsschritts elektrisch

angeschlossen werden. Ein zeitweiliger Kleber am temporären Träger umschließt die LED-Chips bevorzugt beim Wenden des Chipträgers. Dadurch sind die LED-Chips geschützt und

vergraben und der temporäre Träger kann entfernt werden, sodass eine rückseitige Anschlussmetallisierung oder andere elektrische Kontaktflächen, wie Metallisierungshügel, englisch Bumps, ermöglicht sind.

Somit kann bei dem hier beschriebenen Verfahren eine

galvanische Verfüllung der Löcher entfallen. Durch die permanente oder temporäre Füllung der Löcher mit einem

Kunststoff kann der Chipträger ohne Kontamination durch

Lacke, Lösungsmittel oder andere Substanzen der ansonsten teilweise hohlen Löcher weiterprozessiert werden. Bleibt die Füllung im Chipträger permanent erhalten, so erhöht dies eine maximale Auflagefläche speziell für die Halbleiterchips.

Optional kann die Füllung ebenso übersputtert werden und dadurch können größere metallische Kontaktflächen erzeugt werden. Eine elektrische Kontaktfläche, Bumps und/oder die Halbleiterchips müssen somit nicht neben die ansonsten teilweise hohlen Löcher gesetzt werden, wodurch sich ein Platzbedarf reduziert.

Weiterhin ist es möglich, eine Schicht für elektrische

Kontaktflächen, insbesondere an der Trägeroberseite,

ganzflächig aufzusputtern und nachträglich zu strukturieren, um vergleichsweise große metallische Auflageflächen für Leuchtdiodenchips oder elektrische Kontakthügel, also Bumps, zu erhalten. Insbesondere durch das Setzen von kleinen

Leuchtdiodenchips vor dem Entfernen des temporären Trägers und durch das nachträgliche Einbetten der LED-Chips in einen Kleber an einem weiteren Hilfsträger entfällt das Setzen der LED-Chips auf den fertigen und dünnen Chipträger. Dies reduziert die Bruchgefahr und macht eine Handhabung des dünnen Chipträgers am Ende nicht mehr nötig oder reduziert eine solche Handhabung zumindest.

Gemäß zumindest einer Ausführungsform überdecken die

Halbleiterchips die Füllung nach dem Schritt E) . Die Füllung ist bevorzugt in den fertigen Halbleiterbauteilen noch vorhanden .

Gemäß zumindest einer Ausführungsform liegt eine mittlere Dicke der Metallisierung in den Löchern und/oder an der

Trägeroberseite und/oder an der Trägerunterseite bei

mindestens 0,1 ym oder 0,2 ym. Alternativ oder zusätzlich liegt die mittlere Dicke der Metallisierung bei höchstens 1 ym oder 0,7 ym oder 0,4 ym.

Beispielsweise ist jede der Durchkontaktierungen und damit jede der Metallisierungen in den jeweiligen Löchern für einen Stromfluss von mindestens 0,5 mA oder 1 mA oder 3 mA und/oder von höchstens 10 mA oder 5 mA eingerichtet. Abhängig von einem Material für die Metallisierung und von einem

Durchmesser der Löcher ist die Dicke der Metallisierung entsprechend einzustellen. Die Metallisierung ist

beispielsweise aus Gold, kann aber auch zusätzlich oder alternativ aus Kupfer, Nickel und/oder Silber sein.

Gemäß zumindest einer Ausführungsform wird die Füllung insbesondere vor dem Schritt E) wieder entfernt. Das heißt, beim Aufbringen der Halbleiterchips ist die Füllung nicht mehr vorhanden. Somit ist die Füllung auch in den fertigen Halbleiterbauteilen nicht mehr vorhanden.

Gemäß zumindest einer Ausführungsform wird im Schritt D) ein Material für die Füllung in flüssigem Zustand aufgebracht.

Das Aufbringen des Materials für die Füllung kann bei

Raumtemperatur erfolgen. Bevorzugt wird das Material für die Füllung bei erhöhter Temperatur aufgebracht, beispielsweise bei mindestens 70 °C oder 80 °C und/oder bei höchstens

100 °C. Über die Temperatur kann eine Viskosität des

Materials für die Füllung eingestellt werden. Das Material ist bevorzugt ein Epoxid.

Gemäß zumindest einer Ausführungsform wird das Material für die Füllung, insbesondere in den Löchern, fotochemisch und/oder thermisch ausgehärtet. Ist nach dem Aushärten noch Material der Füllung außerhalb der Löcher vorhanden, so wird dieses Material außerhalb der Löcher bevorzugt entfernt, beispielsweise nasschemisch oder trockenchemisch oder, bevorzugt, mittels Veraschen, zum Beispiel mit einem O2- Plasma .

Gemäß zumindest einer Ausführungsform ist die Füllung

unmittelbar nach dem Schritt D) , samt aller Teilschritte des Schritts D) , auf die Löcher beschränkt. Dies bedeutet insbesondere, dass die Füllung mit einer Toleranz von

höchstens 2 % oder 1 % oder 0,5 % einer Länge der Löcher bündig mit den Löchern abschließt. Das heißt, durch die

Füllung oder durch ein Fehlen von Material der Füllung an den Löchern sind keine signifikanten Unebenheiten am Chipträger gebildet, die spätere Verfahrensschritte beeinträchtigen könnten .

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt Al), der zwischen den Schritten A) und B) durchgeführt wird. In Schritt Al) wird auf dem Chipträger eine Maske erzeugt, insbesondere eine Oxidmaske. Diese Maske definiert in Schritt B) eine Form und eine Position der

Löcher. Das heißt, diese Maske kann den Chipträger in allen Bereichen bedecken, in denen keine Löcher geformt werden. Diese Maske ist bevorzugt in den fertigen Halbleiterbauteilen noch vorhanden. Dies Maske ist bevorzugt elektrisch

isolierend. Beispielsweise ist diese Maske aus einem Oxid wie Siliziumoxid oder aus einem elektrisch isolierenden Nitrid wie Siliziumnitrid.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt Bl), der bevorzugt zwischen den Schritten B) und C) durchgeführt wird. Im Schritt Bl) wird eine bevorzugt durchgehende elektrische Isolierschicht erzeugt. Die

Isolierschicht erstreckt sich in die Löcher. Bevorzugt bedeckt die Isolierschicht Seitenflächen der Löcher

vollständig. Optional wird auch eine Bodenfläche der Löcher von der elektrischen Isolierschicht bedeckt. Beispielsweise ist die Isolierschicht aus einem Oxid wie einem Siliziumoxid oder aus einem Nitrid wie Siliziumnitrid.

Gemäß zumindest einer Ausführungsform wird die Metallisierung in Schritt C) unmittelbar auf die Isolierschicht aufgebracht. Dabei können die Isolierschicht und die Metallisierung deckungsgleich aufgebracht werden. Somit bedeckt die

Metallisierung die Isolierschicht bevorzugt vollständig, insbesondere in den Löchern.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt H) . Der Schritt H) folgt bevorzugt dem Schritt E) nach. Im Schritt H) werden Gebiete der Isolierschicht, in denen die Isolierschicht zuvor auf die Bodenfläche der Löcher aufgebracht wurde, entfernt. Mit anderen Worten werden die Löcher geöffnet. Während des Schritts H) befindet sich die Füllung bevorzugt noch in den Löchern.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt Dl), der bevorzugt zwischen den Schritten D) und E) erfolgt. Im Schritt Dl) werden an einer Oberseite des Chipträgers elektrische Anschlussflächen für die

Halbleiterchips erzeugt. Die Anschlussflächen werden

bevorzugt aus der Metallisierung heraus geformt. Das heißt, die zuvor ganzflächig auf die Trägeroberseite aufgebrachte Metallisierung wird bereichsweise entfernt und an der

Trägeroberseite zu den Anschlussflächen strukturiert.

Gemäß zumindest einer Ausführungsform werden die

Halbleiterchips in Schritt E) mittels Dünnfilmlöten auf den Anschlussflächen angebracht. Eine Dicke eines Lots zwischen den Halbleiterchips und den Anschlussflächen liegt hierbei bevorzugt bei mindestens 0,1 ym oder 0,3 ym und/oder bei höchstens 2 ym oder 1 ym oder 0,5 ym. Alternativ oder

zusätzlich liegt eine Dicke der Anschlussflächen bei

mindestens 0,1 ym oder 0,2 ym und/oder bei höchstens 1 ym oder 0 , 4 ym.

Gemäß zumindest einer Ausführungsform werden die

Halbleiterchips in Schritt E) deckungsgleich oder

näherungsweise deckungsgleich auf den Anschlussflächen aufgebracht, in Draufsicht auf die Trägeroberseite gesehen.

Näherungsweise bedeutet insbesondere mit einer Toleranz in Richtung parallel zur Trägeroberseite von höchstens 25 ym oder 15 ym oder 5 ym. Das heißt, die Halbleiterchips können die Anschlussflächen mit der genannten Toleranz seitlich überragen oder umgekehrt.

Gemäß zumindest einer Ausführungsform liegt eine mittlere Kantenlänge der Halbleiterchips in Draufsicht auf die

Anschlussflächen und/oder auf die Trägeroberseite gesehen bei höchstens 60 ym. Bevorzugt liegt die mittlere Kantenlänge der Halbleiterchips bei höchstens 50 ym oder 40 ym oder 25 ym.

Mit anderen Worten sind die Halbleiterchips, die insbesondere als Leuchtdiodenchips gestaltet sein, vergleichsweise klein.

Gemäß zumindest einer Ausführungsform liegt die mittlere Kantenlänge der Halbleiterchips in der gleichen Größenordnung wie der mittlere Durchmesser der Löcher. Das bedeutet

insbesondere, dass sich die mittlere Kantenlänge von dem mittleren Durchmesser um höchstens einen Faktor 5 oder 3 oder 1,5 unterscheidet. Entsprechend macht die Füllung einen vergleichsweise großen Anteil einer Fläche unter den

Halbleiterchips aus.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt El), der dem Schritt E) nachfolgt. Im Schritt El) werden an dem Chipträger abgewandten Chipoberseiten der Halbleiterchips elektrische Kontaktflächen erzeugt. Dies erfolgt zum Beispiel mittels Sputtern und/oder mittels

Galvanisieren. Diese Kontaktflächen können für eine

Lötmontage oder für eine elektrische Kontaktierung mittels Bonddrähten eingerichtet sein. Eine Dicke der Kontaktflächen beträgt zum Beispiel mindestens 1 ym und/oder höchstens 10 ym oder 5 ym.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt F) , der dem Schritt E) nachfolgt. In Schritt F) werden die montierten Halbleiterchips in einem

Befestigungsmittel eingebettet und mittels des

Befestigungsmittels an einem temporären Hilfsträger

befestigt. Bei dem Befestigungsmittel handelt es sich

bevorzugt um einen Klebstoff. Der Klebstoff ist chemisch oder thermisch wieder von den Halbleiterchips entfernbar,

insbesondere rückstandfrei entfernbar. Das Befestigungsmittel ist in den fertigen Halbleiterbauteilen nicht mehr vorhanden. Der temporäre Hilfsträger ist beispielsweise aus Glas oder aus einem Kunststoff. Der temporäre Hilfsträger kann

mechanisch starr sein oder auch mechanisch flexibel, also als Folie ausgeführt sein.

Gemäß zumindest einer Ausführungsform befindet sich der

Chipträger in den Schritten A) bis E) oder in den Schritten A) bis F) an einem Grundträger. Der Grundträger ist bevorzugt mechanisch starr und beispielsweise aus Silizium. Zwischen dem Chipträger und dem Grundträger befindet sich eine

Verbindungsmittelschicht, bevorzugt eine metallische

Verbindungsmittelschicht wie ein Lot.

Gemäß zumindest einer Ausführungsform wird der Grundträger in einem Schritt G) nach dem Schritt F) entfernt. Dies erfolgt zum Beispiel thermisch oder chemisch mittels Ätzen oder mechanisch .

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt I) . Der Schritt I) folgt dem Schritt F) nach.

Im Schritt I) werden an den Halbleiterchips abgewandten

Seiten der Löcher jeweils Kontaktmetallisierungen erzeugt.

Die Kontaktmetallisierungen sind für eine externe elektrische Kontaktierung der fertigen Halbleiterbauteile eingerichtet. Die Kontaktmetallisierungen bedecken die Löcher bevorzugt vollständig. Bevorzugt sind die Kontaktmetallisierungen aus dem gleichen Material wie die Metallisierungen in den

Löchern .

Die Kontaktmetallisierungen können unmittelbar auf die jeweilige Füllung der Löcher aufgebracht werden. Die

Kontaktmetallisierungen werden zum Beispiel mittels Sputtern und/oder mittels Galvanisieren erzeugt. Die

Kontaktmetallisierungen können für eine Lötmontage oder für eine elektrische Kontaktierung mittels Bonddrähten vorgesehen sein. Eine Dicke der Kontaktmetallisierungen beträgt zum Beispiel mindestens 1 ym und/oder höchstens 10 ym oder 5 ym.

Gemäß zumindest einer Ausführungsform erstrecken sich die Kontaktmetallisierungen zum Teil bis in die Löcher. Ein

Bereich, in den sich die Kontaktmetallisierungen in die

Löcher erstrecken, weist bevorzugt nur eine geringe Tiefe auf, beispielsweise höchstens 0,5 ym oder 0,2 ym. Alternativ oder zusätzlich ist es möglich, dass sich die

Kontaktmetallisierungen über die Löcher erheben.

Beispielsweise erheben sich die Kontaktmetallisierungen zu mindestens 0,2 ym oder 0,5 ym und/oder zu höchstens 10 ym oder 5 ym oder 1 ym über die Löcher.

Gemäß zumindest einer Ausführungsform erfolgt in einem

Schritt J) ein Vereinzeln durch den Chipträger hindurch, sodass eine Größe der Halbleiterbauteile festgelegt wird. Der Schritt J) wird bevorzugt nach dem Schritt E) durchgeführt. Alternativ kann der Schritt J) auch bereits nach oder mit dem Schritt B) erfolgen.

Die zum Verfahren genannten einzelnen Schritte erfolgen bevorzugt gemäß ihrer alphabetischen Aufzählung aufeinander. Für den Fall, dass alle Verfahrensschritte durchgeführt werden, ist demnach die Reihenfolge wie folgt: A) , Al), B) , Bl), C), D), Dl), E), El), F) , G) , H) , I), J) .

Gemäß zumindest einer Ausführungsform sind die

Halbleiterchips als Flip-Chips gestaltet. In diesem Fall überdecken die Halbleiterchips bevorzugt jeweils mehrere der als Durchkontaktierungen gestalteten Löcher, zum Beispiel zwei der Löcher. Eine elektrische Kontaktierung der

Halbleiterchips in den fertigen Halbleiterbauteilen erfolgt demnach ausschließlich über die Trägerrückseite.

Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das Halbleiterbauteil ist besonders bevorzugt mit einem Verfahren gemäß einer oder mehrerer der oben genannten Ausführungsformen hergestellt. Merkmale des Verfahrens sind daher auch für das Halbleiterbauteil offenbart und umgekehrt.

In mindestens einer Ausführungsform umfasst das

Halbleiterbauteil einen Chipträger mit mindestens einem Loch. Eine dünne Metallisierung ist an Seitenwänden des Lochs und an einer Trägeroberseite des Chipträgers gebildet. An der Trägeroberseite sind durch die Metallisierung elektrische Anschlussflächen gebildet. Eine Füllung aus einem Kunststoff befindet sich in dem Loch, sodass die Füllung die

Metallisierung und damit das Loch ausfüllt. Mindestens ein optoelektronischer Halbleiterchip ist auf dem Loch und auf der Anschlussfläche angebracht, sodass durch die

Metallisierung in dem Loch eine elektrische

Durchkontaktierung für den Halbleiterchip durch den

Chipträger hindurch gebildet ist. Der Halbleiterchip weist in Draufsicht auf die Trägeroberseite gesehen eine mittlere Kantenlänge von höchstens 60 ym oder 40 ym auf.

Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebenes optoelektronisches Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.

Es zeigen:

Figuren 1 bis 22 schematische Schnittdarstellungen von

Verfahrensschritten eines Ausführungsbeispiels eines hier beschriebenen Verfahrens,

Figur 23 eine schematische Schnittdarstellung eines

Verfahrensschritts eines Ausführungsbeispiels eines hier beschriebenen Verfahrens,

Figuren 24 und 25 schematische Schnittdarstellungen von

Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen, und

Figuren 26 und 27 schematische Draufsichten auf

Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterbauteilen.

In den Figuren 1 bis 22 ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens erläutert. Gemäß Figur 1 wird ein Wafer 13' für einen Chipträger 13 bereitgestellt. Der Wafer 13' ist bevorzugt aus Silizium.

Für eine mechanische Stabilisierung ist der Wafer 13' auf einem Grundträger 11 angebracht. Auch der Grundträger 11 ist bevorzugt aus Silizium. Eine Verbindung zwischen dem

Grundträger 11 und dem Wafer 13' erfolgt über ein

Verbindungsmittel 12, das bevorzugt ein Lot ist.

In Figur 2 ist illustriert, dass der Wafer 13' auf eine gewünschte Dicke gebracht wird, sodass der Chipträger 13 entsteht. Eine Trägeroberseite 15 des Chipträgers 13 ist dem Grundträger 11 abgewandt, eine Trägerunterseite 16 befindet sich direkt an dem Verbindungsmittel 12. Eine Dicke des Chipträgers 13 liegt bevorzugt bei mindestens 40 ym oder 55 ym und/oder bei höchstens 200 ym oder 150 ym oder 100 ym. Der Chipträger 13 bildet einen sogenannten Interposer, um eine gewünschte Dicke der fertigen Halbleiterbauteile 1 einzustellen .

Im Schritt der Figur 3 wird auf die Trägeroberseite 15 durchgehend ein Material 22 ' für eine Oxidmaske 22

aufgebracht. Das Material der Oxidmaske 22 ist bevorzugt Siliziumdioxid. Außerdem ist in Figur 3 zu sehen, dass auf die Oxidmaske 22 eine erste Maskenschicht 61, bevorzugt aus einem Fotolack, aufgebracht und strukturiert wird.

Im Schritt der Figur 4 wird die Oxidmaske 22 erzeugt. Dabei erfolgt eine Strukturierung anhand der ersten Maskenschicht 61. Somit wird die Trägeroberseite 15 stellenweise

freigelegt .

Im optionalen Schritt der Figur 5 wird eine Trägerfolie 53 an dem Grundträger 11 angebracht. Die Grundfolie 53 ist

bevorzugt dehnbar.

Gemäß Figur 6 werden Löcher 14 durch den Chipträger 13 hindurch erzeugt. Eine Position und eine Form der Löcher 14 sind durch die Oxidmaske 22 definiert, in Draufsicht auf die Trägeroberseite 15 gesehen. Die Löcher 14 reichen bis zum Verbindungsmittel 12 und durchdringen den Chipträger 13 somit vollständig .

Gemäß Figur 6 werden lediglich die Löcher 14 durch den

Chipträger 13 hindurch erzeugt. Darüber hinaus erfolgt gemäß Figur 6 keine Vereinzelung des Trägers 13 in Bereiche für spätere Halbleiterbauteile 1. Alternativ hierzu kann bereits in einem Schritt, der der Figur 6 entspricht, auch eine

Strukturierung des Chipträgers 13 zu den späteren

Halbleiterbauteilen 1 erfolgen. Dies ist in Figur 23 gezeigt. Die einzelnen Segmente oder Teile des Chipträgers 13, die sich optional noch am Grundträger 11 befinden, können jeweils eines der Löcher 14 oder mehrere der Löcher 14 umfassen.

Im Schritt der Figur 7 ist die erste Maskenschicht 61

entfernt. Alternativ hierzu ist es möglich, die erste

Maskenschicht 61 bereits zum Schritt der Figur 5 zu

entfernen .

Im Schritt der Figur 8 wird zuerst eine elektrisch

isolierende Isolierschicht 23 angebracht. Die Isolierschicht 23 ist bevorzugt aus einem Oxid, insbesondere aus

Siliziumdioxid. Damit kann die Isolierschicht 23 mittels Oxidation des Materials des Chipträgers 13 erzeugt sein, wie dies für die Oxidmaske 22 gelten kann. Eine Dicke der

Isolierschicht 23 und/oder der Oxidmaske 22 liegt zum

Beispiel bei mindestens 50 nm oder 100 nm und/oder bei höchstens 500 nm oder 250 nm.

Die Isolierschicht 23 schließt sich bevorzugt unmittelbar an die Oxidmaske 22 an. Wird die Isolierschicht 23 nicht aus Material des Chipträgers 13 heraus erzeugt, wie dies ebenso für die Oxidmaske 22 gelten kann, sondern beispielsweise über Sputtern oder über eine chemische Gasphasenabscheidung, so bedeckt die Isolierschicht 23 bevorzugt den Chipträger 13 und auch die Oxidmaske 22 als zusammenhängende, ununterbrochene Schicht .

Nachfolgend wird, wie ebenfalls in Figur 8 dargestellt, bevorzugt ganzflächig eine Metallisierung 21 erzeugt. Die Metallisierung 21 erstreckt sich bis in die Löcher 14 und bedeckt die Isolierschicht 23 an den Seitenflächen der Löcher 14 sowie auch an einer Bodenseite der Löcher 14 an dem

Verbindungsmittel 12 vollständig.

Bevorzugt wird die Metallisierung 21 mittels Sputtern

erzeugt. Eine Dicke der Metallisierung 21 liegt

beispielsweise zwischen einschließlich 200 nm und 500 nm. Bevorzugt ist die Metallisierung 21 aus Gold.

In Figur 9 ist gezeigt, dass eine Füllung 3 in die Löcher 14 eingebracht wird. Die Füllung 3 füllt die Löcher 14

vollständig auf. Die Füllung 3 ist bevorzugt aus einem

Kunststoff, insbesondere aus einem Epoxid.

In Figur 9 ist lediglich die fertige Füllung 3 illustriert. Zum Erzeugen der Füllung 3 wird in einem ersten Teilschritt ein Material für die Füllung 3 bevorzugt ganzflächig in flüssigem Zustand aufgebracht und in einem zweiten Teilschritt nachfolgend gehärtet. Überflüssiges Material für die Füllung 3 außerhalb der Löcher 14 wird daraufhin in einem dritten Teilschritt entfernt, sodass die Füllung 3 bündig mit den Löchern 14, insbesondere bündig mit der zuvor

aufgebrachten Metallisierung 21, abschließt.

Im Schritt der Figur 10 wird eine zweite Maskenschicht 62 aufgebracht, insbesondere aus einem Fotolack. Die zweite Maskenschicht 62 deckt die Löcher 14 und damit die Füllung 3 vollständig ab. Die Metallisierung 21 an der Trägeroberseite 15 ist nur zum Teil von der zweiten Maskenschicht 62 bedeckt.

Gemäß Figur 11 wird die Metallisierung 21 strukturiert, sodass an der Trägeroberseite 15 mehrere elektrische

Anschlussflächen 24 entstehen. Die Anschlussflächen 24 erstrecken sich bevorzugt rahmenförmig um die zugehörigen Löcher 14 mit der Füllung 3 herum, in Draufsicht auf die Trägeroberseite 15 gesehen. Es ist möglich, dass eine

eineindeutige Zuordnung zwischen den Anschlussflächen 24 an der Trägeroberseite 15 und den Löchern 14 besteht. Alternativ können mehrere der Löcher 14 gemeinsam von einer einzigen Anschlussfläche 24 umschlossen werden.

Ein Abstand zwischen benachbarten Anschlussflächen 24 in Richtung parallel zur Trägeroberseite 15 liegt beispielsweise bei mindestens 10 ym oder 20 ym und/oder bei höchstens 100 ym oder 50 ym oder 20 ym.

Anders als in Figur 11 dargestellt, ist es optional möglich, dass eine zusätzliche Metallschicht nach dem Schritt der Figur 9 erzeugt wird, sodass sich die Metallisierung 21 auch über die Füllung 3 erstrecken kann. Die Anschlussflächen 24 bedecken dann die Füllung 3 vollständig und verlaufen nicht nur um die Füllungen 3 herum.

Im Schritt der Figur 12 werden Halbleiterchips 4 auf den Anschlussflächen 24 aufgebracht. Die Halbleiterchips 4, die bevorzugt Leuchtdiodenchips sind, überdecken die zugehörige Füllung 3 vollständig. Die Halbleiterchips 4 werden auf den zugeordneten Anschlussflächen 24 bevorzugt mittels

Dünnfilmlöten befestigt.

Die Halbleiterchips 4 weisen je eine Chipoberseite 40 auf, die dem Chipträger 13 abgewandt ist. Chipunterseiten 41 sind dem Chipträger 13 zugewandt. Bei den Chipoberseiten 40 handelt es sich bevorzugt um Strahlungshauptseiten der

Halbleiterchips 4. Die Chipoberseiten 40 liegen bevorzugt näherungsweise deckungsgleich über den Anschlussflächen 24.

Die Halbleiterchips 4 sind bevorzugt klein und weisen in Draufsicht auf die Trägeroberseite 15 gesehen beispielsweise mittlere Kantenlängen im Bereich um 50 ym oder um 20 ym auf.

Gemäß Figur 13 werden an den Chipoberseiten 40 der

Halbleiterchips 4 jeweils elektrische Kontaktflächen 42 erzeugt. Die Kontaktflächen 42 sind bevorzugt aus zumindest einem Metall und zum Beispiel für eine Bonddrahtkontaktierung oder für eine Lötmontage an einem zum Beispiel transparenten, nicht gezeichneten Träger eingerichtet.

Im Schritt der Figur 14 wird der Chipträger 13 gewendet. Die Halbleiterchips 4 mit den Kontaktflächen 42 werden dabei in ein Befestigungsmittel 52 eingebettet. Bei dem

Befestigungsmittel 52 handelt es sich um einen Klebstoff. Somit wird der Chipträger 13 an einem Hilfsträger 51

befestigt. Der Hilfsträger 51 ist bevorzugt starr und beispielsweise aus einem Glas oder auch aus Silizium. Das temporäre Befestigungsmittel 52 ist beispielsweise über Strahlung oder Temperaturerhöhung nachfolgend wieder von den Halbleiterchips 4 ablösbar.

Gemäß Figur 14 liegt zwischen dem Befestigungsmittel 52 und der Oxidmaske 22 ein Spalt 26 vor. Abweichend hiervon kann das Befestigungsmittel 52 auch bis direkt zur Oxidmaske 22 reichen, sodass dann kein Spalt 26 vorhanden ist.

Im Schritt der Figur 15 erfolgt ein teilweises Entfernen des Grundträgers 11, beispielsweise mittels Schleifen. Somit bleibt nur eine dünne Schicht des Grundträgers 11 über dem Verbindungsmittel 12 vorhanden. Diese dünne Schicht hat zum Beispiel eine Dicke von mindestens 2 ym und/oder von

höchstens 20 ym. Zuvor ist der Grundträger 11 bevorzugt mindestens 150 ym und/oder höchstens 2 mm dick.

Im Schritt der Figur 16 ist gezeigt, dass der Grundträger 11 vollständig entfernt wurde, beispielsweise mittels

Plasmaätzen oder nasschemischem Ätzen. Ein entsprechender Ätzprozess stoppt an der metallischen

Verbindungsmittelschicht 12.

Gemäß Figur 17 wird das Verbindungsmittel 12 vollständig entfernt, sodass die Trägerunterseite 16 freigelegt wird. An Flächen, die ehemals Bodenflächen der Löcher 14 zu dem

Verbindungsmittel 12 hin waren, wird somit auch die

Isolierschicht 23 freigelegt.

Optional können die Schritte der Figuren 15 bis 17 auch in einem einzigen Schritt ausgeführt werden, sodass der

Grundträger 11 zusammen mit dem Verbindungsmittel 12

beispielsweise über ein thermisches Verfahren und/oder über ein Ätzverfahren in einem gemeinsamen Schritt abgetragen wird .

Im Schritt der Figur 18 ist gezeigt, dass Gebiete der

Isolierschicht 23, die in einer Ebene mit der

Trägerunterseite 16 liegen, entfernt werden. Damit wird die Metallisierung 21 an der ehemaligen Bodenseite der Löcher 14 freigelegt .

Abweichend von der Darstellung in Figur 18 ist es auch möglich, dass die Isolierschicht 23 trockenchemisch entfernt wird. In diesem Fall kann auch eine dünne Schicht des

Chipträgers 13 mit entfernt werden, sodass die

Trägerrückseite 16 dann bündig oder nahezu bündig mit der Metallisierung 21 abschließt.

Gemäß Figur 19 wird an der Trägerunterseite 16 eine bevorzugt durchgehende Schicht für eine Kontaktmetallisierung 25 abgeschieden. Die Kontaktmetallisierung 25 wird über Sputtern und optional zusätzlich über ein Galvanisieren erzeugt. Die Kontaktmetallisierung 25 ist beispielsweise aus dem gleichen Material wie die Metallisierung 21, also insbesondere aus Gold .

Ferner ist in Figur 19 zu sehen, dass eine dritte

Maskenschicht 63 aufgebracht wird, insbesondere aus einem Fotolack .

Gemäß Figur 20 wird die in Figur 19 aufgebrachte metallische Schicht zu den Kontaktmetallisierungen 25 strukturiert. Diese Strukturierung erfolgt anhand der dritten Maskenschicht 63. Die dritte Maskenschicht 63 wird nachfolgend entfernt.

Die Schicht für die Kontaktmetallisierungen 25 wird jeweils zu Inseln strukturiert, die auf die Löcher 14 mit der Füllung 3 beschränkt sind. Alternativ ist es möglich, dass diese Schicht auch zu Leiterbahnen strukturiert wird, insbesondere falls mehrere Halbleiterchips 4 vorhanden sind, die

elektrisch zu verschalten sind. Entsprechendes kann für die Anschlussflächen 24 an der Trägeroberseite 15 gelten.

Gemäß Figur 21 werden der Hilfsträger 51 und das

Befestigungsmittel 52 entfernt, sodass der Chipträger 13 als tragendes Element des Halbleiterbauteils 1 fungiert. Über den Chipträger 13 ist eine Dicke der Halbleiterbauteile 1 einstellbar, wobei die Dicke bereits im Schritt der Figur 2 definiert wurde.

Im optionalen Schritt der Figur 22 erfolgt ein Vereinzeln zu kleineren Halbleiterbauteilen 1. Die Halbleiterbauteile 1 können jeweils einen oder mehrere der Halbleiterchips 4 umfassen .

In Figur 24 ist ein weiteres Ausführungsbeispiel des

Halbleiterbauteils 1 dargestellt. In diesem

Ausführungsbeispiel ist die Füllung 3 nicht vorhanden, sodass in den Löchern 14 an der Metallisierung 21 jeweils Hohlräume 8 gebildet werden.

Um das Halbleiterbauteil 1 der Figur 24 zu erhalten, können die Verfahrensschritte der Figuren 1 bis 21 im Wesentlichen in gleicher Weise durchgeführt werden, wobei allerdings die Halbleiterchips 4 erst zwischen den Schritten der Figuren 20 und 21 aufgebracht werden. Die Füllung 3 wird damit bevorzugt nach dem Schritt der Figur 20 und nach dem Ablösen des

Hilfsträgers 51 und des Befestigungsmittels 52 entfernt, woraufhin die Halbleiterchips 4 montiert werden.

In Figur 25 ist illustriert, dass die Halbleiterchips 4 als Flip-Chips gestaltet sind. Damit liegen alle elektrischen Kontaktflachen der Halbleiterchips 4 an der Chipunterseite 41, die dem Chipträger 13 zugewandt ist. Die Halbleiterchips 4 überdecken somit jeweils mehrere der als

Durchkontaktierungen gestalteten Löcher 14. Wiederum ist bevorzugt die Füllung 3 vorhanden.

In Figur 26 ist illustriert, dass die Halbleiterchips 4 näherungsweise deckungsgleich auf der zugehörigen

Anschlussfläche 24 des Chipträgers 13 angebracht sind. Die Anschlussflächen 24 erstrecken sich rahmenförmig vollständig um das zugehörige Loch 14 herum. Die Löcher 14 sind

beispielsweise in Draufsicht gesehen kreisförmig, die

Anschlussflächen 24 können dagegen quadratisch oder

rechteckig geformt sein. Bevorzugt liegen die Löcher 14 mittig in der jeweiligen Anschlussfläche 24, können

abweichend von der Darstellung der Figur 26 jedoch auch an einem Rand der Anschlussfläche 24 untergebracht sein. Die elektrische Kontaktfläche 42 kann mittig in der Chipoberseite 40 angebracht sein.

Abweichend von der Darstellung der Figur 26 kann der

Halbleiterchip 4 auch größer sein als die Anschlussfläche 24 und die Anschlussfläche 24 damit ringsum oder an zumindest einigen Seiten überragen.

In Figur 27 ist illustriert, dass das Loch 14 und die

zugehörige Anschlussfläche 24 die gleiche geometrische

Grundform aufweisen, beispielsweise eine kreisförmige äußere Umrisslinie aufweisen. Die Anschlussfläche 24 erstreckt sich somit kreisringförmig um das zugehörige Loch 14 herum. Der Halbleiterchip 4 steht damit stellenweise seitlich über die Anschlussfläche 24 über und umgekehrt.

Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen

Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind bevorzugt voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Ebenfalls, soweit nicht anders kenntlich gemacht, sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben .

Die hier beschriebene Erfindung ist nicht durch die

Beschreibung anhand der Ausführungsbeispiele beschränkt.

Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2018 131 386.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Bezugszeichenliste

1 optoelektronisches Halbleiterbauteil

11 Grundträger

12 Verbindungsmittel

13 Chipträger

13" Wafer für den Chipträger

14 Loch im Chipträger

15 Trägeroberseite des Chipträgers

16 Trägerunterseite des Chipträgers

21 Metallisierung

22 Oxidmaske

23 Isolierschicht

24 elektrische Anschlussfläche des Chipträgers

25 Kontaktmetallisierung

26 Spalt

3 Füllung aus einem Kunststoff

4 optoelektronischer Halbleiterchip

40 Chipoberseite

41 Chipunterseite

42 elektrische Kontaktfläche der Halbleiterchips

2 Halbleiterschichtenfolge

51 Hilfsträger

52 Befestigungsmittel

53 Trägerfolie

61 erste Maskenschicht

62 zweite Maskenschicht

63 dritte Maskenschicht

7 Vereinzelungsgraben

8 Hohlraum