Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019066954) PHASE LOCKED LOOP SWITCHING IN A COMMUNICATION SYSTEM
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/066954 Internationale Anmeldenummer PCT/US2017/054574
Veröffentlichungsdatum: 04.04.2019 Internationales Anmeldedatum: 29.09.2017
IPC:
H04L 27/227 (2006.01) ,H04L 27/00 (2006.01)
H Elektrotechnik
04
Elektrische Nachrichtentechnik
L
Übertragung digitaler Information, z.B. Telegrafieverkehr
27
Systeme mit modulierten Trägern
18
Systeme mit phasenmodulierten Trägern, d.h. mit Phasentastung
22
Demodulatorschaltungen; Empfängerschaltungen [Diskriminatoren]
227
mit kohärenter Demodulation
H Elektrotechnik
04
Elektrische Nachrichtentechnik
L
Übertragung digitaler Information, z.B. Telegrafieverkehr
27
Systeme mit modulierten Trägern
Anmelder:
INTEL IP CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Erfinder:
AMEL, Roy; IL
SEGEV, Eran; IL
GROSS, Shahar; IL
Vertreter:
GRANGE, Kevin O.; US
PORTNOVA, Marina; US
Prioritätsdaten:
Titel (EN) PHASE LOCKED LOOP SWITCHING IN A COMMUNICATION SYSTEM
(FR) COMMUTATION DE BOUCLE À VERROUILLAGE DE PHASE DANS UN SYSTÈME DE COMMUNICATION
Zusammenfassung:
(EN) An apparatus include a baseband processor configured to receive digital samples of a first wireless local area network (WLAN) signal demodulated with a first phase locked loop (PLL). The baseband processor is configured to determine whether to switch from using the first PLL to demodulate the first WLAN signal to a second PLL to demodulate the first WLAN signal. The apparatus further includes a selection circuit coupled to the first PLL and the second PLL. The selection switch is configured to switch from the first PLL to the second PLL based on the determination. The baseband processor is configured to receive additional digital samples of the first WLAN signal demodulated with the second PLL.
(FR) L'invention concerne un appareil comprenant un processeur de bande de base configuré pour recevoir des échantillons numériques d'un premier signal de réseau local sans fil (WLAN) démodulé par une première boucle à verrouillage de phase (PLL). Le processeur de bande de base est configuré pour déterminer s'il faut ou non commuter de l'utilisation de la première PLL, permettant de démoduler le premier signal de WLAN, à une seconde PLL, permettant de démoduler le premier signal de WLAN. L'appareil comprend en outre un circuit de sélection, couplé à la première PLL et à la seconde PLL. Le commutateur de sélection est configuré pour commuter de la première PLL à la seconde PLL, en fonction de la détermination. Le processeur de bande de base est configuré pour recevoir des échantillons numériques supplémentaires du premier signal de WLAN, démodulé par la seconde PLL.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Englisch (EN)
Anmeldesprache: Englisch (EN)