Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019057610) VERFAHREN ZUM VEREINZELN VON HALBLEITERBAUTEILEN UND HALBLEITERBAUTEIL
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/057610 Internationale Anmeldenummer PCT/EP2018/074815
Veröffentlichungsdatum: 28.03.2019 Internationales Anmeldedatum: 13.09.2018
IPC:
H01L 21/78 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
70
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind, oder von bestimmten Teilen hiervon; Herstellung von integrierten Schaltungsanordnungen oder von bestimmten Teilen hiervon
77
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind
78
mit nachfolgender Unterteilung des Substrats in eine Vielzahl einzelner Bauelemente
Anmelder:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Erfinder:
ENZMANN, Roland Heinrich; MY
ZINI, Lorenzo; DE
MICHAELIS, Benjamin; DE
HUPPMANN, Sophia; DE
HOLLAND, Brendan; DE
HALBRITTER, Hubert; DE
Vertreter:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Prioritätsdaten:
10 2017 121 679.019.09.2017DE
Titel (EN) METHOD FOR SEPARATING SEMICONDUCTOR COMPONENTS, AND SEMICONDUCTOR COMPONENT
(FR) PROCÉDÉ DE SÉPARATION DE COMPOSANTS SEMI-CONDUCTEURS ET COMPOSANT SEMI-CONDUCTEUR
(DE) VERFAHREN ZUM VEREINZELN VON HALBLEITERBAUTEILEN UND HALBLEITERBAUTEIL
Zusammenfassung:
(EN) The invention relates to a method for separating semiconductor components (25), comprising the following steps: providing a substrate (11) having a main plane of extent, applying at least two semiconductor chips (10) to the substrate (11), producing fracture nuclei (12) in the substrate (11), which are arranged along at least one separating axis (13), which extends parallel to the main plane of extent of the substrate (11), applying the substrate (11) to a film, the film being arranged on the side of the substrate (11) facing away from the semiconductor chips (10), separating the at least two semiconductor chips (10) and the substrate (11) by expanding the film in lateral directions (x) that are parallel to the main plane of extent of the substrate (11), wherein the substrate (11) is split along at least one separating plane (14), which is spanned by a vertical direction (z) and the separating axis (13), the vertical direction (z) being perpendicular to the main plane of extent of the substrate (11), and at least one electrically insulating insulation layer (15) is introduced into the substrate (11), which insulation layer extends parallel to the main plane of extent of the substrate (11). The invention further relates to a semiconductor component (25).
(FR) L’invention concerne un procédé de séparation de composants semi-conducteurs (25) dont les étapes consistent : • - à préparer un support (11) pourvu d’un plan principal d’extension, • - à appliquer au moins deux puces semi-conductrices (10) sur le support (11), • - à produire dans le support (11) des germes de rupture (12) qui sont agencés le long d’au moins un axe de séparation (13), lequel est parallèle au plan principal d’extension du support (11), • - à appliquer le support (11) sur une feuille, la feuille étant agencée sur le côté du support (11) opposé aux puces semi-conductrices (10), • - à séparer les au moins deux puces semi-conductrices (10) et le support (11) en étendant la feuille dans les directions latérales (x) qui sont parallèles au plan principal d’extension du support (11), • - le support (11) étant séparé le long d’au moins un plan de séparation (14), lequel est défini par une direction verticale (z) et l’axe de séparation (13), la direction verticale (z) étant perpendiculaire au plan principal d’extension du support (11), • - au moins une couche d’isolation (15) électriquement isolante, laquelle s’étend parallèlement au plan principal d’extension du support (11), étant introduite dans le support (11). L’invention concerne en outre un composant semi-conducteur (25).
(DE) Es wird ein Verfahren zum Vereinzeln von Halbleiterbauteilen (25) angegeben mit den Schritten: • - Bereitstellen eines Trägers (11) mit einer Haupterstreckungsebene, • - Aufbringen von mindestens zwei Halbleiterchips (10) auf den Träger (11), • - Erzeugen von Bruchkeimen (12) im Träger (11), die entlang mindestens einer Trennachse (13) angeordnet sind, welche parallel zur Haupterstreckungsebene des Trägers (11) verläuft, • - Aufbringen des Trägers (11) auf eine Folie, wobei die Folie an der den Halbleiterchips (10) abgewandten Seite des Trägers (11) angeordnet ist, • - Vereinzeln der mindestens zwei Halbleiterchips (10) und des Trägers (11) durch Expandieren der Folie in lateralen Richtungen (x), welche parallel zur Haupterstreckungsebene des Trägers (11) sind, wobei • - der Träger (11) entlang mindestens einer Trennebene (14) zertrennt wird, welche von einer vertikalen Richtung (z) und der Trennachse (13) aufgespannt wird, wobei die vertikale Richtung (z) senkrecht zur Haupterstreckungsebene des Trägers (11) ist, und • - in den Träger (11) mindestens eine elektrisch isolierende Isolationsschicht (15) eingebracht ist, welche sich parallel zur Haupterstreckungsebene des Trägers (11) erstreckt. Außerdem wird ein Halbleiterbauelement (25) angegeben.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)