Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019046629) SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND RELATED METHODS
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/046629 Internationale Anmeldenummer PCT/US2018/048934
Veröffentlichungsdatum: 07.03.2019 Internationales Anmeldedatum: 30.08.2018
IPC:
H01L 29/786 (2006.01) ,H01L 27/105 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
66
Typen von Halbleiterbauelementen
68
steuerbar allein durch den einer Elektrode, die nicht den gleichzurichtenden, zu verstärkenden oder zu schaltenden Strom führt, zugeführten elektrischen Strom oder durch das an eine solche Elektrode angelegte elektrische Potenzial
76
Unipolar-Bauelemente
772
Feldeffekt-Transistoren
78
mit Feldeffekt, der durch ein isoliertes Gate hervorgerufen ist
786
Dünnfilm-Transistoren
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
27
Bauelemente, die aus einer Mehrzahl von in oder auf einem gemeinsamen Substrat ausgebildeten Halbleiter- oder anderen Festkörperschaltungselementen bestehen [integrierte Schaltungen]
02
mit Halbleiterschaltungselementen, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; mit integrierten passiven Schaltungselementen mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht
04
wobei das Substrat aus einem Halbleiterkörper besteht
10
mit einer Mehrzahl einzelner Schaltungselemente in sich wiederholender Konfiguration
105
mit Feldeffekt- Schaltungselementen
Anmelder:
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Mailstop 1-507 Boise, Idaho 83707, US
Erfinder:
KARDA, Kamal M.; US
LIU, Haitao; US
RAMASWAMY, Durai Vishak Nirmal; US
Vertreter:
GUTKE, Steven W.; US
BACA, Andrew J.; US
ZIEGLER, Bailey M.; US
BEZDJIAN, Daniel J.; US
BAKER, Gregory C.; US
FLORES, Jesse M.; US
GUNN, J. Jeffrey; US
HAMER, Katherine A.; US
SCHIERMAN, Elizabeth Herbst; US
WALKOWSKI, Joseph A.; US
WATSON, James C.; US
WHITLOCK, Nathan E.; US
WOODHOUSE, Kyle M.; US
Prioritätsdaten:
16/118,11030.08.2018US
62/552,82431.08.2017US
Titel (EN) SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND RELATED METHODS
(FR) DISPOSITIFS À SEMI-CONDUCTEUR, TRANSISTORS HYBRIDES ET PROCÉDÉS ASSOCIÉS
Zusammenfassung:
(EN) A semiconductor device is disclosed. The semiconductor device includes a hybrid transistor including a gate electrode, a drain material, a source material, and a channel material operatively coupled between the drain material and the source material. The source material and the drain material include a low bandgap high mobility material relative to the channel material that is high bandgap low mobility material. Memory arrays, semiconductor devices, and systems incorporating memory cells, and hybrid transistors are also disclosed, as well as related methods for forming and operating such devices.
(FR) La présente invention concerne un dispositif à semi-conducteur. Le dispositif à semi-conducteur comprend un transistor hybride comprenant une électrode grille, un matériau drain, un matériau source et un matériau de canal fonctionnellement couplé entre le matériau drain et le matériau source. Le matériau source et le matériau drain comprennent un matériau à mobilité élevée à bande interdite faible par rapport au matériau de canal qui est un matériau à faible mobilité à bande interdite élevée. L'invention concerne également des matrices mémoires, des dispositifs à semi-conducteur et des systèmes comportant des cellules de mémoire, et des transistors hybrides, ainsi que des procédés associés pour former et faire fonctionner de tels dispositifs.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Englisch (EN)
Anmeldesprache: Englisch (EN)