Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019044497) METHOD FOR PRODUCING CARRIER AND METHOD FOR POLISHING WAFER
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/044497 Internationale Anmeldenummer PCT/JP2018/030303
Veröffentlichungsdatum: 07.03.2019 Internationales Anmeldedatum: 14.08.2018
IPC:
H01L 21/304 (2006.01) ,B24B 37/28 (2012.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
30
Behandlung von Halbleiterkörpern unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht von H01L21/20-H01L21/26152
302
zur Änderung der physikalischen Oberflächenbeschaffenheit oder zur Änderung der Form, z.B. Ätzen, Polieren, Sägen, Schneiden
304
Mechanische Behandlung, z.B. Schleifen, Polieren, Sägen, Schneiden
B Arbeitsverfahren; Transportieren
24
Schleifen; Polieren
B
Maschinen, Einrichtungen oder Verfahren zum Schleifen oder Polieren; Ab- oder Herrichten der Arbeitsflächen von Schleifwerkzeugen; Zuführen von Schleif-, Polier- oder Läppmitteln
37
Maschinen oder Einrichtungen zum Läppen; Zubehör hierfür
27
Werkstückhalterungen
28
zum beidseitigen Läppen ebener Oberflächen
Anmelder:
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 2-1, Shibaura 1-chome, Minato-ku Tokyo 1058634, JP
Erfinder:
御厨 俊介 MIKURIYA Shunsuke; JP
三浦 友紀 MIURA Tomonori; JP
Vertreter:
杉村 憲司 SUGIMURA Kenji; JP
Prioritätsdaten:
2017-16538730.08.2017JP
Titel (EN) METHOD FOR PRODUCING CARRIER AND METHOD FOR POLISHING WAFER
(FR) PROCÉDÉ DE PRODUCTION D'UN SUPPORT ET PROCÉDÉ DE POLISSAGE DE TRANCHE
(JA) キャリアの製造方法およびウェーハの研磨方法
Zusammenfassung:
(EN) Proposed are: a method for producing a carrier which is capable of suppressing deterioration of the planarity of a polished semiconductor wafer surface even in cases where double side polishing of a semiconductor wafer is performed repeatedly; and a method for polishing a wafer. The present invention is a method for producing a carrier that is provided with: a metal part which has a retaining hole for retaining a semiconductor wafer; and an annular resin part which is arranged along the inner wall that defines the retaining hole of the metal part, and which protects the outer peripheral portion of the semiconductor wafer. This method for producing a carrier comprises a preparation step (step S1) for preparing the metal part and the resin part, an arrangement step (step S2) for arranging the resin part within the retaining hole of the metal part, and a resin part polishing step (step S4) for polishing both surfaces of the resin part; and this method for producing a carrier is characterized by comprising, before the resin part polishing step (step S4), a swelling during manufacturing step (step S3) for swelling the resin part arranged within the retaining hole of the metal part by impregnating the resin part with a first liquid.
(FR) L'invention concerne : un procédé de production d'un support qui est apte à supprimer la détérioration de la planéité d'une surface de tranche de semi-conducteur polie même dans des cas où le polissage double face d'une tranche de semi-conducteur est réalisé de manière répétée; et un procédé de polissage d'une tranche. La présente invention concerne un procédé de production d'un support qui est pourvu : d'une partie métallique qui comporte un trou de retenue pour retenir une tranche de semi-conducteur; et d'une partie de résine annulaire qui est disposée le long de la paroi interne qui délimite le trou de retenue de la partie métallique, et qui protège la partie périphérique externe de la tranche de semi-conducteur. Ledit procédé de fabrication d'un support comprend une étape de préparation (étape S1) consistant à préparer la pièce métallique et la pièce en résine, une étape de mise en place (étape S2) consistant à placer la partie de résine dans le trou de retenue de la partie métallique, et une étape de polissage de partie de résine (étape S4) consistant à polir les deux surfaces de la partie de résine; et ledit procédé de production d'un support est caractérisé en ce qu'il comprend, avant l'étape de polissage de partie de résine (étape S4), un gonflement pendant l'étape de fabrication (étape S3) consistant à gonfler la partie de résine placée dans le trou de retenue de la pièce métallique par imprégnation de la partie de résine avec un premier liquide.
(JA) 半導体ウェーハの両面研磨処理を繰り返し行った場合にも、研磨された半導体ウェーハ表面の平坦度の悪化を抑制することができるキャリアの製造方法およびウェーハの研磨方法を提案する。半導体ウェーハを保持する保持孔を有する金属部と、該金属部の保持孔を画定する内壁に沿って配置され、半導体ウェーハの外周部を保護する環状の樹脂部とを備えるキャリアを製造する方法であって、金属部および樹脂部を準備する準備工程(ステップS1)と、金属部の保持孔内に樹脂部を配置する配置工程(ステップS2)と、樹脂部の両面を研磨する樹脂部研磨工程(ステップS4)とを備える、キャリアの製造方法において、樹脂部研磨工程(ステップS4)に先立って、金属部の保持孔内に配置された樹脂部に第1の液体を含ませて膨潤させる製造時膨潤工程(ステップS3)を備えることを特徴とする。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)