Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019042709) HALBLEITERBAUELEMENT UND KONTAKTIERANORDNUNG MIT EINEM HALBLEITERBAUELEMENT UND EINER LEITERPLATTE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/042709 Internationale Anmeldenummer PCT/EP2018/071190
Veröffentlichungsdatum: 07.03.2019 Internationales Anmeldedatum: 03.08.2018
IPC:
H01L 23/495 (2006.01) ,H01L 23/498 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
48
Anordnungen zur Stromleitung zu oder von dem im Betrieb befindlichen Festkörper, z.B. Zuleitungen oder Anschlüsse
488
bestehend aus gelöteten oder gebondeten Anordnungen
495
Leiterrahmen
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
48
Anordnungen zur Stromleitung zu oder von dem im Betrieb befindlichen Festkörper, z.B. Zuleitungen oder Anschlüsse
488
bestehend aus gelöteten oder gebondeten Anordnungen
498
Leiter auf isolierenden Substraten
Anmelder:
ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 70442 Stuttgart, DE
Erfinder:
LAUSMANN, Matthias; DE
KOSBI, Klaus; DE
GERA, Guenter; DE
VOLLMER, Lars; DE
Prioritätsdaten:
10 2017 215 027.028.08.2017DE
Titel (EN) SEMICONDUCTOR COMPONENT, AND CONTACTING ASSEMBLY HAVING A SEMICONDUCTOR COMPONENT AND A PRINTED CIRCUIT BOARD
(FR) COMPOSANT SEMI-CONDUCTEUR ET ENSEMBLE DE MISE EN CONTACT COMPRENANT UN COMPOSANT SEMI-CONDUCTEUR ET UNE CARTE DE CIRCUITS IMPRIMÉS
(DE) HALBLEITERBAUELEMENT UND KONTAKTIERANORDNUNG MIT EINEM HALBLEITERBAUELEMENT UND EINER LEITERPLATTE
Zusammenfassung:
(EN) The invention relates to a semiconductor component (2), comprising a semiconductor chip (3), a housing (5) and a connection point arrangement (10) having at least two rows (14, 16) of planar connection points (12), which are arranged on a bottom side of the housing (5) and can be electrically connected by means of connections to corresponding contacts of a contact arrangement having at least two rows, which contact arrangement is arranged on a printed circuit board, wherein the geometry of the contact arrangement corresponds to the geometry of the connection point arrangement (10), a first distance is specified between two adjacent first connection points (14A) of a first row (14) of the connection point arrangement (10) and a second distance is specified between two adjacent second connection points (16A) of a second row (16) of the connection point arrangement (10), and the second connection points (16A) of the second row (16) are offset to the first connection points (14A) of the first row (14). The invention also relates to a corresponding contacting assembly having such a semiconductor element (2) and a printed circuit board. The first distance at least between two adjacent first connection points (14A) of the first row (14) of the connection point arrangement (10) corresponds to an intermediate space (C, D) between two contacts of the corresponding contact arrangement, in which intermediate space at least two conducting tracks (28) having functionally reliable dimensions and distances can be arranged.
(FR) L'invention concerne un composant semi-conducteur (2) comprenant une puce semi-conductrice (3), un boîtier (5) et un ensemble de bornes (10) pourvu d'au moins deux rangées (14, 16) de bornes (12) plates, qui sont disposées sur un côté inférieur du boîtier (5) et peuvent être raccordées électriquement, par l'intermédiaire de raccordements à des contacts correspondants d'un ensemble de contacts disposé sur une carte de circuits imprimés, à au moins deux rangées. La géométrie de l'ensemble de contacts correspond à la géométrie de l'ensemble de bornes (10). Un premier espacement est spécifié entre deux premières bornes (14A) adjacentes d'une première rangée (14) de l'ensemble de bornes (10), et un deuxième espacement est spécifié entre deux deuxièmes bornes (16A) adjacentes d'une deuxième rangée (16) de l'ensemble de bornes (10). Les deuxièmes bornes (16A) de la deuxième rangée (16) sont disposées de manière décalée par rapport aux premières bornes (14A) de la première rangée (14). L'invention concerne également un ensemble de mise en contact correspondant entre un élément semi-conducteur (2) de ce type et une carte de circuits imprimés. Le premier espacement au moins entre deux premières bornes (14A) adjacentes de la première rangée (14) de l'ensemble de bornes (10) correspond dans le cas présent à un espace intermédiaire (C, D) entre deux contacts de l'ensemble de contacts correspondant, dans lequel au moins deux pistes conductrices (28) présentant des dimensions et des espacements à fonctionnement fiable peuvent être disposées.
(DE) Die Erfindung betrifft ein Halbleiterbauelement (2) mit einem Halbleiterchip (3), einem Gehäuse (5) und einer Anschlussanordnung (10) mit mindestens zwei Reihen (14, 16) von flächigen Anschlüssen (12), welche an einer Unterseite des Gehäuses (5) angeordnet sind und über Verbindungen mit korrespondierenden Kontakten einer auf einer Leiterplatte angeordneten Kontaktanordnung mit mindestens zwei Reihen elektrisch verbindbar sind, wobei die Geometrie der Kontaktanordnung der Geometrie der Anschlussanordnung (10) entspricht, wobei zwischen zwei benachbarten ersten Anschlüssen (14A) einer ersten Reihe (14) der Anschlussanordnung (10) ein erster Abstand vorgegeben ist und zwischen zwei benachbarten zweiten Anschlüssen (16A) einer zweiten Reihe (16) der Anschlussanordnung (10) ein zweiter Abstand vorgegeben ist, wobei die zweiten Anschlüsse (16A) der zweiten Reihe (16) versetzt zu den ersten Anschlüssen (14A) der ersten Reihe (14) angeordnet sind, sowie eine korrespondierende Kontaktieranordnung zwischen einem solchen Halbleiterelement (2) und einer Leiterplatte. Hierbei entspricht der erste Abstand zumindest zwischen zwei benachbarten ersten Anschlüssen (14A) der ersten Reihe (14) der Anschlussanordnung (10) einem Zwischenraum (C, D) zwischen zwei Kontakten der korrespondierenden Kontaktanordnung, in welchem mindestens zwei Leiterbahnen (28) mit funktionssicheren Abmessungen und Abständen angeordnet werden können.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)