Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019042118) METHOD OF FABRICATING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR, ARRAY SUBSTRATE, AND DISPLAY APPARATUS
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/042118 Internationale Anmeldenummer PCT/CN2018/100236
Veröffentlichungsdatum: 07.03.2019 Internationales Anmeldedatum: 13.08.2018
IPC:
H01L 21/335 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
334
Mehrstufenprozess zur Herstellung von unipolaren Bauelementen
335
Feldeffekt-Transistoren
Anmelder:
BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
PEKING UNIVERSITY [CN/CN]; No.5 Yiheyuan Rd., Haidian District Beijing 100871, CN
Erfinder:
MENG, Hu; CN
LIANG, Xuelei; CN
XIA, Jiye; CN
TIAN, Boyuan; CN
DONG, Guodong; CN
HUANG, Qi; CN
Vertreter:
TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan CHEN 10th Floor, Tower D, Minsheng Financial Center 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
Prioritätsdaten:
201710774682.531.08.2017CN
Titel (EN) METHOD OF FABRICATING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR, ARRAY SUBSTRATE, AND DISPLAY APPARATUS
(FR) PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À COUCHES MINCES, TRANSISTOR À COUCHES MINCES, SUBSTRAT DE RÉSEAU, ET APPAREIL D'AFFICHAGE
Zusammenfassung:
(EN) A method of fabricating a thin film transistor. The method includes selecting a nano-structure material having a monotonic relationship between a threshold voltage and a channel length when the nano-structure material is formed as a channel part in a thin film transistor; forming an active layer using the nano-structure material; determining a nominal channel length of a channel part of the thin film transistor based on the monotonic relationship and a reference threshold voltage so that the thin film transistor is formed to have a nominal threshold voltage; and forming a source electrode and a drain electrode thereby forming the channel part in the active layer having the nominal channel length.
(FR) La présente invention concerne un procédé de fabrication d'un transistor à couches minces. Le procédé consiste à sélectionner un matériau de nano-structure ayant une relation monotone entre une tension seuil et une longueur de canal lorsque le matériau de nano-structure est formé en tant que partie de canal dans un transistor à couches minces ; à former une couche active à l'aide du matériau de nano-structure ; à déterminer une longueur de canal nominale d'une partie de canal du transistor à couches minces sur la base de la relation monotone et d'une tension seuil de référence de sorte que le transistor à couches minces est formé pour avoir une tension seuil nominale ; et à former une électrode de source et une électrode de drain, formant ainsi la partie de canal dans la couche active ayant la longueur de canal nominale.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Englisch (EN)
Anmeldesprache: Englisch (EN)