Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019042107) ARRAY SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/042107 Internationale Anmeldenummer PCT/CN2018/099537
Veröffentlichungsdatum: 07.03.2019 Internationales Anmeldedatum: 09.08.2018
IPC:
H01L 23/58 (2006.01) ,H01L 27/12 (2006.01) ,H01L 21/84 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
58
Strukturen von elektrischen Anordnungen für Halbleiterbauelemente, soweit nicht anderweitig vorgesehen
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
27
Bauelemente, die aus einer Mehrzahl von in oder auf einem gemeinsamen Substrat ausgebildeten Halbleiter- oder anderen Festkörperschaltungselementen bestehen [integrierte Schaltungen]
02
mit Halbleiterschaltungselementen, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; mit integrierten passiven Schaltungselementen mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht
12
wobei das Substrat kein Halbleiterkörper ist, z.B. ein isolierender Körper
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
70
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind, oder von bestimmten Teilen hiervon; Herstellung von integrierten Schaltungsanordnungen oder von bestimmten Teilen hiervon
77
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind
78
mit nachfolgender Unterteilung des Substrats in eine Vielzahl einzelner Bauelemente
82
zur Herstellung von Bauelementen, die jeweils aus einer Vielzahl von Schaltungselementen bestehen, z.B. integrierte Schaltungen
84
wobei das Substrat kein Halbleiterkörper ist, z.B. aus einem isolierenden Körper besteht
Anmelder:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
成都京东方光电科技有限公司 CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国四川省成都市 高新区(西区)合作路1188号 No.1188 Hezuo Rd., (West Zone), Hi-tech Development Zone Chengdu, Sichuan 611731, CN
Erfinder:
徐元杰 XU, Yuanjie; CN
高山 GAO, Shan; CN
Vertreter:
中国专利代理(香港)有限公司 CHINA PATENT AGENT (H.K.) LTD.; 中国香港特别行政区 湾仔港湾道23号鹰君中心22号楼 22/F, Great Eagle Centre 23 Harbour Road, Wanchai Hong Kong, CN
Prioritätsdaten:
201710778806.731.08.2017CN
Titel (EN) ARRAY SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE
(ZH) 阵列基板及其制作方法以及显示装置
Zusammenfassung:
(EN) The present disclosure relates to the technical field of display, and provides an array substrate, a method for manufacturing same, and a display device. The array substrate comprises a display area and a wiring area surrounding the display area. The array substrate further comprises a base substrate as well as a first conductive layer, a first insulating layer, a second conductive layer, a second insulating layer, and a patterned shielding layer sequentially arranged on the base substrate. The shielding layer comprises a shielding part located in the wiring area. The first conductive layer comprises a first signal line lead located in the wiring area, the second conductive layer comprises a second signal line lead located in the wiring area, and orthographic projections of the first signal line lead and second signal line lead on the base substrate do not overlap. A difference value between a vertical distance from the first signal line lead to the shielding layer and a vertical distance from the second signal line lead to the shielding layer is smaller than the thickness of the first insulating layer.
(FR) La présente invention se rapporte au champ technique de l’affichage, et concerne un substrat de réseau, son procédé de fabrication et un dispositif d’affichage. Le substrat de réseau comprend une zone d’affichage et une zone de câblage entourant la zone d'affichage. Le substrat de réseau comprend en outre un substrat de base ainsi qu'une première couche conductrice, une première couche isolante, une seconde couche conductrice, une seconde couche isolante, et une couche de blindage à motifs disposée de manière séquentielle sur le substrat de base. La couche de blindage comprend une partie de blindage située dans la zone de câblage. La première couche conductrice comprend un premier conducteur de ligne de signal situé dans la zone de câblage, la seconde couche conductrice comprenant un second conducteur de ligne de signal situé dans la zone de câblage, et des projections orthographiques du premier conducteur de ligne de signal et du second conducteur de ligne de signal sur le substrat de base ne se chevauchent pas. Une valeur de différence entre une distance verticale du premier conducteur de ligne de signal à la couche de blindage et une distance verticale du second conducteur de ligne de signal à la couche de blindage est inférieure à l'épaisseur de la première couche isolante.
(ZH) 本公开涉及显示技术领域,并且提供了阵列基板及其制作方法以及显示装置。阵列基板包括显示区域以及围绕显示区域的走线区域。阵列基板还包括衬底基板以及依次设置在衬底基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层和图案化的屏蔽层。屏蔽层包括位于走线区域中的屏蔽部分。第一导电层包括位于走线区域中的第一信号线引线,并且第二导电层包括位于走线区域中的第二信号线引线,第一信号线引线与第二信号线引线在衬底基板上的正投影不重叠。第一信号线引线到屏蔽层的垂直距离与第二信号线引线到屏蔽层的垂直距离之间的差值小于第一绝缘层的厚度。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Chinesisch (ZH)
Anmeldesprache: Chinesisch (ZH)