Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019037968) BAUTEIL MIT PUFFERSCHICHT UND VERFAHREN ZUR HERSTELLUNG EINES BAUTEILS
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/037968 Internationale Anmeldenummer PCT/EP2018/069655
Veröffentlichungsdatum: 28.02.2019 Internationales Anmeldedatum: 19.07.2018
IPC:
H01L 33/62 (2010.01) ,H01L 33/00 (2010.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
33
Halbleiterbauelemente mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, besonders ausgebildet zur Lichtemission; Verfahren oder Vorrichtungen, besonders ausgebildet für die Herstellung oder Behandlung dieser Bauelemente oder Teilen davon; Einzelheiten dieser Bauelemente
48
charakterisiert durch das Gehäuse
62
Anordnungen für die Zu- oder Ableitung von elektrischem Strom zu bzw. von den Halbleiterkörpern, z.B. Leiterrahmen, Bonddrähte oder Lotkugeln
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
33
Halbleiterbauelemente mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, besonders ausgebildet zur Lichtemission; Verfahren oder Vorrichtungen, besonders ausgebildet für die Herstellung oder Behandlung dieser Bauelemente oder Teilen davon; Einzelheiten dieser Bauelemente
Anmelder:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Erfinder:
ALTIERI-WEIMAR, Paola; DE
NEUDECKER, Ingo; DE
PLÖSSL, Andreas; DE
ZENGER, Marcus; DE
Vertreter:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Prioritätsdaten:
10 2017 119 346.424.08.2017DE
Titel (EN) COMPONENT HAVING A BUFFER LAYER AND METHOD FOR PRODUCING A COMPONENT
(FR) COMPOSANT COMPRENANT UNE COUCHE TAMPON ET PROCÉDÉ DE FABRICATION D'UN COMPOSANT
(DE) BAUTEIL MIT PUFFERSCHICHT UND VERFAHREN ZUR HERSTELLUNG EINES BAUTEILS
Zusammenfassung:
(EN) The invention relates to a component (100), comprising a semiconductor chip (10), a buffer layer (3), a connecting layer (4) and a metal carrier (9). The semiconductor chip comprises a substrate (1) and a semiconductor body (2) arranged thereon. The metal carrier has a coefficient of thermal expansion that is at least 1.5 times as great as a coefficient of thermal expansion of the substrate or of the semiconductor chip, or vice versa. The semiconductor chip is fastened on the metal carrier by means of the connecting layer in such a way that the buffer layer is arranged between the semiconductor chip and the connecting layer, the semiconductor chip adjoining the buffer layer. The buffer layer preferably has a yield stress that is at least 10 MPa and at most 300 MPa. The buffer layer has a vertical layer thickness of 2 µm to 10 µm, inclusive. The buffer layer adjoins in particular the semiconductor chip and is thus designed as part of the semiconductor chip. The substrate and the metal carrier preferably each have a greater yield stress than the buffer layer. The invention further relates to a method for producing such a component.
(FR) L'invention concerne un composant (100) comprenant une puce semi-conductrice (10), une couche tampon (3), une couche de liaison (4) et un support métallique (9). La puce semi-conductrice comprend un substrat (1) et un corps semi-conducteur (2) agencé sur ce substrat. Le support métallique présente un coefficient de dilatation thermique qui équivaut à au moins 1,5 fois un coefficient de dilatation thermique du substrat ou de la puce semi-conductrice, ou inversement. La puce semi-conductrice est fixée sur le support métallique au moyen de la couche de liaison de telle sorte que la couche tampon est disposée entre la puce semi-conductrice et la couche de liaison, la puce semi-conductrice étant adjacente à la couche tampon. La couche tampon présente de préférence une contrainte d'écoulement qui est comprise entre 10 MPa et 300 MPa. La couche tampon présente une épaisseur de couche verticale comprise entre 2 µm et 10 µm. La couche tampon est en particulier adjacente à la puce semi-conductrice et constitue ainsi une partie de la puce semi-conductrice. De préférence, le substrat et le support métallique présentent tous deux une contrainte d'écoulement supérieure à celle de la couche tampon. L'invention concerne en outre un procédé de fabrication d’un composant de ce type.
(DE) Es wird ein Bauteil (100) mit einem Halbleiterchip (10), einer Pufferschicht (3), einer Verbindungsschicht (4) und einem metallischen Träger (9) angegeben. Der Halbleiterchip umfasst ein Substrat (1) und einen darauf angeordneten Halbleiterkörper (2). Der metallische Träger weist einen thermischen Ausdehnungskoeffizienten auf, der mindestens 1,5-mal so groß ist wie ein thermischer Ausdehnungskoeffizient des Substrats oder des Halbleiterchips, oder umgekehrt. Der Halbleiterchip ist mittels der Verbindungsschicht auf dem metallischen Träger derart befestigt, dass die Pufferschicht zwischen dem Halbleiterchip und der Verbindungsschicht angeordnet ist, wobei der Halbleiterchip an die Pufferschicht angrenzt. Bevorzugt weist die Pufferschicht eine Fließspannung auf, die mindestens 10 MPa ist und höchstens 300 MPa beträgt. Die Pufferschicht weist eine vertikale Schichtdicke zwischen einschließlich 2 µm und 10 µm auf. Die Pufferschicht grenzt insbesondere an den Halbleiterchip an und ist so als Teil des Halbleiterchips ausgebildet. Bevorzugt weisen das Substrat und der metallische Träger jeweils eine größere Fließspannung auf als die Pufferschicht. Des Weiteren wird ein Verfahren zur Herstellung eines solchen Bauteils angegeben.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)