Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019034737) HERSTELLUNG EINER HALBLEITERVORRICHTUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/034737 Internationale Anmeldenummer PCT/EP2018/072239
Veröffentlichungsdatum: 21.02.2019 Internationales Anmeldedatum: 16.08.2018
IPC:
H01L 33/50 (2010.01) ,H01L 33/52 (2010.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
33
Halbleiterbauelemente mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, besonders ausgebildet zur Lichtemission; Verfahren oder Vorrichtungen, besonders ausgebildet für die Herstellung oder Behandlung dieser Bauelemente oder Teilen davon; Einzelheiten dieser Bauelemente
48
charakterisiert durch das Gehäuse
50
Bestandteile zur Wellenlängenkonversion
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
33
Halbleiterbauelemente mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, besonders ausgebildet zur Lichtemission; Verfahren oder Vorrichtungen, besonders ausgebildet für die Herstellung oder Behandlung dieser Bauelemente oder Teilen davon; Einzelheiten dieser Bauelemente
48
charakterisiert durch das Gehäuse
52
Einkapselungen
Anmelder:
OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg, DE
Erfinder:
TANGRING, Ivar; DE
BELLYNCK, Gregory; DE
Vertreter:
PATENTANWALTSKANZLEI WILHELM & BECK; Prinzenstr. 13 80639 München, DE
Prioritätsdaten:
10 2017 118 915.718.08.2017DE
Titel (EN) PRODUCTION OF A SEMICONDUCTOR DEVICE
(FR) FABRICATION D’UN DISPOSITIF À SEMI-CONDUCTEUR
(DE) HERSTELLUNG EINER HALBLEITERVORRICHTUNG
Zusammenfassung:
(EN) The invention relates to a method for producing a semiconductor device. The method comprises the steps of providing a carrier having a semiconductor component arranged on the carrier and of providing a layer arrangement on the carrier, adjoining the semiconductor component, which has a first and a second flowable layer. The first layer is formed on the carrier. The second layer is then formed on the first layer. The first layer has particles. The density of the first layer is greater than the density of the second layer. A lateral wetting of the semiconductor component occurs together with the first layer, such that the first layer has a first embodiment having a curved layer surface to the side of the semiconductor component. The method furthermore comprises a centrifuging of the carrier provided with the semiconductor component and the layer arrangement, such that the curvature of the layer surface of the first layer to the side of the semiconductor component is at least reduced and the first layer has a second embodiment as a result. By means of the second layer being arranged on the first layer, the first layer is prevented from returning to the first embodiment. The invention furthermore relates to a semiconductor device.
(FR) L’invention concerne un procédé de fabrication d’un dispositif à semi-conducteur. Le procédé consiste à préparer un support muni d’un composant semi-conducteur agencé sur le support, et à préparer sur le support un agencement de couches adjacent au composant semi-conducteur et présentant une première et une seconde couche fluide. La première couche est réalisée sur le support. La seconde couche est ensuite réalisée sur la première couche. La première couche présente des particules. L’épaisseur de la première couche est supérieure à l’épaisseur de la seconde couche. Il se produit une imprégnation latérale du composant semi-conducteur par la première couche, de sorte que la première couche présente une première structure présentant une surface de couche courbe à côté du composant semi-conducteur. Le procédé consiste par ailleurs à centrifuger le support muni du composant semi-conducteur et de l’agencement de couches, de sorte que la courbure de la surface de couche de la première couche est au moins réduite à côté du composant semi-conducteur, et que la première couche présente de ce fait une seconde structure. La seconde couche agencée sur la première couche permet d'empêcher la première couche d’occuper à nouveau la première structure. L’invention concerne par ailleurs un dispositif à semi-conducteur.
(DE) Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bereitstellen eines Trägers mit einem auf dem Träger angeordneten Halb- leiterbauelement, und ein Bereitstellen einer an das Halbleiterbauelement angrenzenden Schichtanordnung auf dem Träger, welche eine erste und eine zweite fließfähige Schichtaufweist. Die erste Schichtwird auf dem Träger ausgebildet. Nachfolgend wird die zweite Schichtauf der ersten Schicht ausgebildet. Die erste Schichtweist Partikel auf. Eine Dichte der ersten Schichtist größer als eine Dichte der zweiten Schicht. Es tritt eine seitliche Benetzung des Halbleiterbauelements mit der ersten Schichtauf, so dass die erste Schichteine erste Ausgestaltung mit einer gekrümmten Schichtoberfläche seitlich des Halbleiterbauelements aufweist. Das Verfahren umfasst ferner ein Zentrifugieren des mit dem Halbleiterbauelement und der Schichtanordnung versehenen Trägers, so dass die Krümmung der Schichtoberfläche der ersten Schichtseitlich des Halbleiterbauelements wenigstens verringert wird und die erste Schichtdadurch eine zweite Ausgestaltung aufweist. Mit Hilfe der auf der ersten Schicht angeordneten zweiten Schichtwird unterdrückt, dass die erste Schichtwieder die erste Ausgestaltung einnimmt. Die Erfindung betrifft des Weiteren eine Halbleitervorrichtung.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)