Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019029890) EINGANGSSTUFE FÜR EINE LVDS-EMPFÄNGERSCHALTUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/029890 Internationale Anmeldenummer PCT/EP2018/066787
Veröffentlichungsdatum: 14.02.2019 Internationales Anmeldedatum: 22.06.2018
IPC:
H03K 5/24 (2006.01) ,H03F 3/45 (2006.01) ,H04L 25/02 (2006.01)
H Elektrotechnik
03
Grundlegende elektronische Schaltkreise
K
Impulstechnik
5
Verarbeitung von Impulsen, soweit diese nicht von einer der anderen Hauptgruppen in dieser Unterklasse umfasst ist
22
Schaltungsanordnungen mit mehr als einem Eingang und mit einem Ausgang zum Vergleichen von Impulsen oder Impulszügen miteinander, gemäß den Eingangssignalkennwerten, z.B. Steilheit, Integral
24
wobei der Kennwert die Amplitude ist
H Elektrotechnik
03
Grundlegende elektronische Schaltkreise
F
Verstärker
3
Verstärker, die nur Entladungsröhren oder nur Halbleiterbauelemente als Verstärkerelemente enthalten
45
Differenzverstärker
H Elektrotechnik
04
Elektrische Nachrichtentechnik
L
Übertragung digitaler Information, z.B. Telegrafieverkehr
25
Basisbandsysteme
02
Einzelheiten
Anmelder:
ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 70442 Stuttgart, DE
Erfinder:
SCHUBERT, Andreas; DE
Prioritätsdaten:
10 2017 213 732.008.08.2017DE
Titel (EN) INPUT STAGE FOR AN LVDS RECEIVER CIRCUIT
(FR) ÉTAGE D'ENTRÉE POUR UN CIRCUIT RÉCEPTEUR LVDS
(DE) EINGANGSSTUFE FÜR EINE LVDS-EMPFÄNGERSCHALTUNG
Zusammenfassung:
(EN) According to the invention, an input stage (50) for an LVDS receiver circuit (100) is provided, comprising at least one supply voltage connection (41) and a first and a second stage input (11, 12) for applying a differential input signal pair. The input stage (50) additionally comprises a first and a second differential stage (1, 2), said stage inputs being directly connected to a respective input of the first differential stage and indirectly to a respective input of the second differential stage via a respective level shifting circuit (15, 16). According to the invention, the first and the second differential stage are connected to a supply voltage connection via a respective transistor of a third differential stage (3), wherein the control input of one of the transistors is connected to a measuring path (20) which connects the stage inputs together while the control input of the other transistor is connected to a means for providing a reference voltage (30).
(FR) L'invention concerne un étage d'entrée (50) pour un circuit récepteur LVDS (100) qui comprend au moins une borne de tension d'alimentation (41) ainsi qu'une première et une deuxième entrée d'étage (11, 12) destinées à être soumises à l'action d'une paire différentielle de signaux d'entrée. L'étage d'entrée (50) comprend en outre un premier et un deuxième étage différentiel (1, 2). Les entrées d'étage sont reliées directement à respectivement une entrée du premier étage différentiel et indirectement à respectivement une entrée du deuxième étage différentiel par l'intermédiaire de respectivement un circuit (15, 16) à décalage de niveau. Selon l'invention, le premier et le deuxième étage différentiel sont reliés à la borne de tension d'alimentation par l'intermédiaire de respectivement un transistor d'un troisième étage différentiel (3). L'entrée de commande d'un desdits transistors est reliée à un chemin de mesure (20) reliant entre elles les entrées d'étage, tandis que l'entrée de commande de l'autre transistor est reliée à un moyen servant à fournir une tension de référence (30).
(DE) Erfindungsgemäß wird eine Eingangsstufe (50) für eine LVDS- Empfängerschaltung (100) zur Verfügung gestellt, welche mindestens einen Versorgungsspannungsanschluss (41) sowie einen ersten und einen zweiten Stufeneingang (11, 12) zur Beaufschlagung mit einem differenziellen Eingangssignalpaar umfasst. Ferner umfasst die Eingangsstufe (50) eine erste und eine zweite Differenzstufe (1, 2), wobei die Stufeneingänge unmittelbar mit jeweils einem Eingang der ersten Differenzstufe und mittelbar, über jeweils eine pegelverschiebende Schaltung (15, 16), mit jeweils einem Eingang der zweiten Differenzstufe verbunden sind. Erfindungsgemäß sind die erste und die zweite Differenzstufe über jeweils einen Transistor einer dritten Differenzstufe (3) mit dem Versorgungsspannungsanschluss verbunden, wobei der Steuereingang eines dieser Transistoren mit einem die Stufeneingänge miteinander verbindenden Messpfad (20) verbunden ist, während der Steuereingang des anderen Transistors mit einem Mittel zur Bereitstellung einer Referenzspannung (30) verbunden ist.
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Deutsch (DE)
Anmeldesprache: Deutsch (DE)