Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO2019026851) SEMICONDUCTOR DEVICE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten    Einwendung einreichen

Veröff.-Nr.: WO/2019/026851 Internationale Anmeldenummer PCT/JP2018/028481
Veröffentlichungsdatum: 07.02.2019 Internationales Anmeldedatum: 30.07.2018
IPC:
H01L 21/331 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/60 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 29/737 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
328
Mehrstufenprozesse zur Herstellung von bipolaren Bauelementen, z.B. Dioden, Transistoren, Thyristoren
33
bei denen das Bauelement drei oder mehr Elektroden aufweist
331
Transistoren
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
30
Behandlung von Halbleiterkörpern unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht von H01L21/20-H01L21/26152
31
zur Bildung isolierender Schichten auf Halbleiterkörpern, z.B. für Maskierungszwecke oder bei Verwendung fotolithografischer Techniken; Nachbehandlung dieser Schichten; Auswahl von Materalien für diese Schichten
3205
Aufbringen nicht isolierender Schichten, z.B. leitender Schichten oder Widerstandsschichten auf isolierende Schichten; Nachbehandlung dieser Schichten
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
50
Zusammenbau von Halbleiterbauelementen unter Verwendung von Verfahren oder Vorrichtungen, soweit nicht in einer der Untergruppen H01L21/06-H01L21/326180
60
Anbringen von Anschlussleitungen oder anderen leitenden Teilen, die zur Stromleitung zu oder von einem in Betrieb befindlichen Bauelement dienen
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
70
Herstellung oder Behandlung von Bauelementanordnungen bestehend aus einer Vielzahl von einzelnen Schaltungselementen oder integrierten Schaltungen, die in oder auf einem gemeinsamen Substrat ausgebildet sind, oder von bestimmten Teilen hiervon; Herstellung von integrierten Schaltungsanordnungen oder von bestimmten Teilen hiervon
71
Herstellung von bestimmten Teilen der in Gruppe H01L21/7075
768
Anbringen von Verbindungsleitungen, die zur Stromführung zwischen einzelnen Schaltungselementen innerhalb eines Bauelements dienen
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
23
Einzelheiten von Halbleiter- oder anderen Festkörperbauelementen
52
Anordnungen zur Stromleitung innerhalb des im Betrieb befindlichen Bauelements von einem Schaltungselement zum anderen
522
einschließlich externer Verbindungsleitungen, die aus einer mehrschichtigen Anordnung aus leitenden und isolierenden Schichten aufgebaut und untrennbar an dem Halbleiterkörper angebracht sind
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
66
Typen von Halbleiterbauelementen
68
steuerbar allein durch den einer Elektrode, die nicht den gleichzurichtenden, zu verstärkenden oder zu schaltenden Strom führt, zugeführten elektrischen Strom oder durch das an eine solche Elektrode angelegte elektrische Potenzial
70
Bipolare Bauelemente
72
Bauelemente vom Transistor-Typ, d.h. stetig steuerbar
73
Bipolare Transistoren
737
Hetero-Bipolar-Transistoren
Anmelder:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Erfinder:
黒川 敦 KUROKAWA Atsushi; JP
Vertreter:
木村 満 KIMURA Mitsuru; JP
Prioritätsdaten:
2017-14944801.08.2017JP
Titel (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体装置
Zusammenfassung:
(EN) This semiconductor device (100) is provided with: an HBT; emitter wiring (14) which is connected to an emitter electrode (6) of the HBT and covers the HBT; a passivation film (15) having an opening (13) on the HBT when viewed from the top; a UBM layer (17) which is connected to the emitter wiring (14) through the opening (13) and formed from a refractory metal to have a thickness of 300 nm or more; and a pillar bump (20) which is disposed on the UBM layer (17) and has a metal post (18) and a solder layer (19). The UBM layer (17) functions as a stress relaxation layer, thereby relaxing the stress on the HBT caused by the difference in thermal expansion coefficient between a GaAs-based material of each layer constituting the HBT and the pillar bump (20).
(FR) La présente invention concerne un dispositif à semi-conducteur (100) qui comprend : un transistor bipolaire à hétérojonction (HBT pour Heterojunction Bipolar Transistor) ; un câblage d'émetteur (14) qui est raccordé à une électrode d'émetteur (6) du transistor HBT et recouvre le transistor HBT ; un film de passivation (15) ayant une ouverture (13) sur le transistor HBT lorsqu'il est vu depuis le dessus ; une couche de métal sous bosse (UBM pour Under Bump Metal) (17) qui est raccordée au câblage d'émetteur (14) à travers l'ouverture (13) et formée à partir d'un métal réfractaire pour avoir une épaisseur égale ou supérieure à 300 nm ; et une bosse de pilier (20) qui est disposée sur la couche de métal UBM (17) et comporte un montant métallique (18) et une couche de brasure (19). La couche de métal UBM (17) fait office de couche de relaxation de contrainte, ce qui permet de relâcher la contrainte sur le transistor HBT provoquée par la différence de coefficient de dilatation thermique entre un matériau à base de GaAs de chaque couche constituant le transistor HBT et la bosse de pilier (20).
(JA) 半導体装置(100)は、HBTと、HBTのエミッタ電極(6)に接続され、HBTを覆うエミッタ配線(14)と、平面視でHBT上に開口(13)を備えるパッシベーション膜(15)と、開口(13)を介してエミッタ配線(14)に接続され、高融点金属から厚さ300nm以上に形成されたUBM層(17)と、UBM層(17)上に配置され、メタルポスト(18)とハンダ層(19)とを備えるピラーバンプ(20)と、から構成される。UBM層(17)が応力緩和層として機能し、HBTを構成する各層のGaAs系の材料とピラーバンプ(20)との熱膨張率の差よるHBTへの応力が緩和される。
front page image
Designierte Staaten: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasische Patentorganisation (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Europäisches Patentamt (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Veröffentlichungssprache: Japanisch (JA)
Anmeldesprache: Japanisch (JA)